当前位置：
首页 资源下载
搜索资源 - bit synchronization
搜索资源列表
-
0下载：
该压缩包中包括常见的超宽带通信的同步比特的搜索算法.-the compression package including common UWB bit synchronization algorithm for the search.
-
-
1下载：
位同步gardner 算法的simulink仿真-bit synchronization algorithm simulink
-
-
1下载：
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。-dpll the verilog code to complete the digital phase-locked. Alignment for the clock, bit synchronization.
-
-
0下载：
实现数字锁相环的一篇论文，FPGA实现，用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
-
-
0下载：
很好的OFDM的基于MATLAB的仿真程序包，且包含了最终结果图.-montecarlo
type montecarlo in the command window and wait for a long time..
_simulation of the complete OFDM system.
_use of a very large file in order to get probabilities.
_loop over different valu
-
-
2下载：
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz
1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz
2、AIC处于主控模式
3、input bit length 16bit output bit length 16bit MSB first
4、帧同步在96KHz-The use of FPGA/CPLD set voice AD, DA conversion chip AIC23, FPGA/
-
-
1下载：
Matlab的OFDM在多径Rayleigh信道下的同步
1. 假设频率已同步，设计OFDM一种具体的采用循环前缀进行时间同步方法，用Simulink进行仿真，画出比特信噪比与捕获概率的关系曲线。
2. 设时间已同步，设计OFDM一种具体的采用循环前缀进行频率同步方法，用Simulink进行仿真，画出比特信噪比与频率同步误差的关系曲线.-Matlab-OFDM in multipath Rayleigh channel synchronization 1. Assume th
-
-
0下载：
对基带数字通信的位同步过程进行了仿真，采用Gardner算法，没有用插值。符号用SRRC进行脉冲成形，环路滤波器没有用PI回路，是简单的alfa，1-alfa低通滤波，NCO调整也比较简单。-Baseband digital communications for the bit synchronization process of the simulation, using Gardner algorithm, did not use interpolation. Carried out wit
-
-
0下载：
1、用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。
2、用数字信源、数字终端、数字调制、2DPSK解调、载波同步、位同步及帧同步等七个模块构成一个理想信道时分复用2DPSK通信系统并使之正常工作。
3、用数字信源、数字终端、数字调制、2FSK解调、位同步及帧同步等六个模块，构成一个理想信道时分复用2FSK通信系统并使之正常工作。-1, with the number of source modules, digital te
-
-
0下载：
位同步也叫码元同步或比特同步，在数字通信系统中，接受端不论采用什么解调方式，都要用到码元同步。再模拟通信中不存在码元同步。我们知道消息是通过一连串的码元来表示并传递的，这些码元一般均具有相同的持续时间，接收端就收这些码元序列时，都必须知道每个码元的起该产生一个码元定时脉冲序列，-Bit synchronization code yuan, also known as synchronous or bit synchronization in digital communication syste
-
-
1下载：
位同步例程源代码,FPGA应用领域，Verilog-Bit synchronization routines source code, FPGA applications, Verilog
-
-
2下载：
本人写的MSK解调位同步完整程序，基于QuartusII90环境，采用verilog语言编写，程序简练，可靠性高，而且暂用资源少，适合CPLD器件。文件包含仿真和说明，欢迎下载！-I write a complete program MSK demodulation bit synchronization, based on QuartusII90 environment, using verilog language, procedures, concise, high reliability
-
-
1下载：
各种同步实验及系统设计。包括：同步载波提取、帧同步信号提取实验、位同步信号提取实验以及衰落信道帧同步电路设计与实现和位同步的提取方法设计。-Various synchronization experiment and system design. Including: synchronous carrier extraction, frame synchronization signal extraction experiments, bit synchronization signal ext
-
-
0下载：
本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础
上，采用超高速
-
-
0下载：
介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接
对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳
定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
-
-
0下载：
dsss有关的位同步帧同步数字锁相法实现位同步-dsss the bit synchronization method to achieve frame synchronization bit synchronous digital lock
-
-
5下载：
qpsk完整解调，包括载波同步，位同步采用迟早门，载波同步采用判决反馈-qpsk complete demodulation, including the carrier synchronization, bit synchronization using the door sooner or later, the use of decision feedback carrier synchronization
-
-
0下载：
在CAN总线中,位定时有一点小错误就会导致总线性能严重下降。虽然在许多情况下，位同步会修补由于位定时设置不当而产生的错误，但不能完全避免出错情况，并且在遇到两个或多个CAN节点同时发送的情况时，错误的采样点会使节点启动错误认可标志，使节点不能赢得总线上的任何活动。因此要分析、解决这样的错误就需要对CAN总线位定时中的位同步和CAN节点的工作过程有一个深入的了解。本文描述了CAN总线位同步的运行规则以及如何对位定时的参数进行设置。-In the CAN bus, there is a little
-
-
0下载：
全数字锁相环实现位同步，通过3个触发器实现码元的边沿提取。基带码采用M序列仿真。-DPLL to achieve bit synchronization, achieved through three trigger symbol of the edge extraction. Baseband codes using M-sequence simulation.
-
-
1下载：
carrier and bit synchronisation in data communication
-
