搜索资源列表
FD-CES-B-cpu
- 基于FD-CES-B实验仪的计算机整机实验报告。利用FD-CES-B实验仪提供的硬件资源（基本功能模块、控制台及外设等），设计一台微程序控制的实验计算机。希望对使用类似器件进行计算机整机实验的同学有一定的参考价值。
cpu
- 本课程设计主要解决用CPLD芯片编程，实现基本模型机中的CPU功能。为方便地址显示灯观测，地址寄存器仍用试验装置上的电路单元，微程序控制器也用实验板上的单元电路提供，CPU的其余各个模块全部写入CPLD中。
cpu
- 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用Xilinx公司的Foundation技术进行FPGA设计和调试的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。
CPUCOS.CPU卡操作源程序
- CPU卡操作源程序，对CPU卡及ESAM安全模块具有很好的参考价值,CPU card operated source code, the CPU card and ESAM security module has a very good reference value for
根据CPU等的温度来控制风扇转速
- 这是IBM thinkpad风扇控制软件tpfancontrol v020版，根据CPU等的温度来控制风扇转速，以确保风扇的寿命。主要调用了WINIO模块实现对底层的控制,This is IBM thinkpad fan control software tpfancontrol v020 version, according to CPU temperature, etc. to control the fan speed to ensure that the fan life. Call t
pc104.rar
- pc104模块，包含AD模块，串行模块，GPS模块，CPU模块,pc104 module,inclding AD module,GPS module,CPU module
Read-cpu-card
- 通过usb 接口对cpu 卡进行读操作，里面有USB、cpu、flash和key_led等模块-By usb interface the cpu card read, there have the USB, cpu, flash and key_led module
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
16位 CPU实现
- 实现 16位 cpU 包含ALU 控制模块 脉冲模块
CPU
- 一个多周期CPU的完整设计，quartus平台，Verilog实现，内含实验报告，和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
Register
- 本程序为软件注册模块,可获取CPU、磁盘序列号和网卡地址,生成注册码，用于限制程序的使用，保护软件版权。-This procedure for the registration of software modules, available CPU, disk and network card serial number address, generate registration key, used to restrict the use of procedures, the protectio
CPU
- quartus7.2下以VHDL编程，分为多个模块，在链接原理图中编译。-quartus7.2 next to VHDL programming is divided into multiple modules, compile the schematic in the link.
Chapter6-9
- 第六章到第九章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
ETH
- 该系统通过顶层模块，调用4底层模块实现。4大模块底层模块为：cpu模块、发送模块、接收模块、mii模块-The system top-level module, called the bottom module 4. 4 large modules underlying module: cpu modules, transmit modules, receiver modules, mii module
cpu
- 用VHDL语言设计简单的CPU，重点设计微操作代码，然后设计CPU各组成模块，最后根据设计的微操作设计微指令，验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the components of CPU module designed the f
cpu(FinalWithYS)
- verilog实现的八位CPU，包括乘法、除法以及多种寻址方式。代码中包括测试模块，可以直接在试验箱上运行。-verilog to achieve the eight CPU, including multiplication, division, as well as addressing a variety of ways. Code, including test modules, can be run directly in the chamber.
cpu
- CPU卡及ESAM模块通讯程序，已调通，PIC单片机实现-CPU card and ESAM module communication program has been transferred Tong, PIC Microcontroller
mips-cpu
- 单周期的mips处理器设计，用vhdl语言实现各个模块的功能-Single-cycle mips processor design, using vhdl language functions of each module
自己动手写CPU
- ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件，以及一个小工具Bin2Mem.exe，该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册，包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and
实验一多路选择器与CPU辅助模块设计
- 实验一多路选择器与CPU 模块设计 实验方法与答案(Solutions for computer experiment.)