搜索资源列表
Quartus+II+++ModelSim+SE+++后仿真+++库文件.rar
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
多功能高精度信号发生器的设计
- 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
FPGA简易3-8译码器
- QUARTUS II实现的简易3 8译码器
verilog交通灯
- 文件实现了比较复杂的交通灯设计，在Quartus II中编译通过，波形正确
VHDL.rar
- 教你在Quartus II中如何实用LPM库，对与FPGA系统设计有很好指导作用,Teach you how to Quartus II in the LPM utility library, with the FPGA system design have a very good guide
fpga-pwm
- 用verilog 语言写的FPGA子程序，环境是quartus II 7.2 已经在EP1C6Q240上测试过，源码包含仿真文件和仿真结果，本程序可以直接嵌入做子程序使用。-FPGA with the verilog language written subroutines, the environment is quartus II 7.2 has been tested on EP1C6Q240, source code contains the simulation files and s
UART
- 语言：verilog语言 功能：通过串口控制模块，实现FPGA与串口 通信。 仿真环境：modelsim 综合环境：quartus -Language: verilog language function: through the serial port control module, FPGA and serial communication. Simulation Environment: modelsim integrated environment: quartu
clk_vhdl
- Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
TLC5510_IIPRAM1
- FPGA控制双口RAM、实现TLC5510采样控制双口RAM读写！QUARTUS II8.0平台仿真验证通过，并在硬件上运行通过测试！-FPGA control of dual-port RAM, the realization of sampled-data control TLC5510 dual-port RAM read and write! QUARTUS II8.0 platform through simulation and hardware to run through the
UART
- 使用Quartus ii软件，编程语言为Verilog语言，实现UART通信协议，FPGA的时钟信号为50MHz-Using the Quartus ii software, programming languages Verilog, UART communication protocol implementation, FPGA 50MHz clock signal
Quartus
- Quartus II 是Altara公司继MAX II之后开发的新软件，很适合做FPGA的开发。-Quartus II is Altara after the company following the MAX II development of new software, it is suitable for FPGA development.
stopwatch
- Quartus II工程压缩文件，是一个典型的基于FPGA的秒表工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
FPGA
- 本文采用FPGA来模拟实际的乒乓球游戏。本设计是基于Altera 公司的FPGA Cyclone II 芯片EP2C35 的基础上实现，运用Verilog HDL 语言编程，Quartus II 软件上进行编译、仿真，最终在Altera 公司的DE2 开发板上成功实现下载和调试-In this paper, FPGA to simulate the actual tennis game. The design is based on Altera' s FPGA Cyclone II EP
Quartus-II
- 关于使用Altera公司的Quartus II软件进行FPGA设计的基础教程，对于熟悉Quartus II的开发环境和设计流程有很好的帮助作用。-Essentials of FPGA design using the Quartus II software, Altera Corporation, familiar with the Quartus II development environment and the design process very helpful.
FPGA_Quartus-II
- FPGA入门教程 简单介绍QuartusⅡ环境，如何在QuartusⅡ开发环境下进行FPGA硬件设计，开发流程以及建立VHDL等工程-FPGA Tutorial Brief introduction to the Quartus II environment, how the Quartus II development environment for FPGA hardware design, development process and the establishment of t
FPGA开发工具使用
- FPGA开发工具使用，介绍quartus ii 软件的安装与使用，具体的操作步骤详细阐述(FPGA development tools, This paper introduces the installation and use of Quartus II software, and expounds the detailed operation procedures)
基于Quartus-II-的FPGACPLD开发
- 基于Quartus-II-的FPGACPLD开发(Development of FPGACPLD based on Quartus-II)
FPGA实验指导书
- 很多程序实例，vhdl语言及quartus平台应用的实用实验资料(A lot of program examples, VHDL language and quartus platform application of practical experimental data)
uart程序_quartus_verilog
- 该程序实现uart串口收发数据，按照通信数据格式，代码编写规范，实现fpga中uart通信功能。(The program realizes the UART serial transceiver data, according to the communication data format, code specification, to achieve UART communication function in fpga.)
Password lock
- 一个 Quartus II 工程，芯片为EP3C55F484C8，是一个简单的保险箱密码锁。包含分频器、键盘去抖、8选1选择器、扬声器模块、动态扫描模块等多个模块。 主要功能： 1. 保险箱上设有密码输入和钥匙锁双重保险。 2. 当密码输入正确后，左边的指示灯亮，此时插入钥匙即可打开保险箱；当密码输入错误后，右边的指示灯亮，发出报警信号，此时需要重新输入密码。 3. 保险箱的密码可根据需要随时更换。(A Quartus II project, the chip is EP3C55F484