CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - max ii

搜索资源列表

  1. MAX_II_board_schematics.pdf

    0下载:
  2. MAXII开发板原理图. Revision Index & Table of Contents MAX II and Pereipherals PCI USB and Power Supplies Prototyping Area-MAXII development board schematics. Revision Index
  3. 所属分类:界面编程

    • 发布日期:2008-10-13
    • 文件大小:241302
    • 提供者:赵天
  1. MAX_II_board_schematics

    0下载:
  2. Altera MAX II 开发板原理图-Altera's MAX II development board schematics
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:241630
    • 提供者:吴军
  1. CPLDxiaoche

    0下载:
  2. 智能机器小车主要完成寻迹功能,由机械结构和控制单元两个部分组成。机械结构是一个由底盘、前后辅助轮、控制板支架、传感器支架、左右驱动轮、步进电机等组成。控制单元部分主要由主要包含传感器及其调理电路、步进电机及驱动电路、控制器三个部分。本设计的核心为控制器部分,采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的设计主要在MAX+plusⅡ10.0环境下利用VHDL语言编程实现。驱动步进电机电路主要利用ULN2803作为驱动芯片。 -intelligent
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1369
    • 提供者:lili
  1. C_10

    0下载:
  2. VHDL实例,在MAX+Plus+II下开发-VHDL example, the MAX II Plus under development
  3. 所属分类:行业应用软件

    • 发布日期:2008-10-13
    • 文件大小:1280325
    • 提供者:孙庆波
  1. max plus的入门与应用

    0下载:
  2. max plus的入门与应用,适合初学者对max plus ii有一个感性的认识
  3. 所属分类:其它文档

    • 发布日期:2014-01-17
    • 文件大小:237140
    • 提供者:da
  1. an485_design_example

    0下载:
  2. AN485_CH-MAX II CPLD 中的串行外设接口主机(verilog SPI)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:312581
    • 提供者:zhiqiang
  1. Max+Plus-II_Quickstart_Chinese

    0下载:
  2. Max+Plus II 简易用户使用入门指南
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:234577
    • 提供者:whr
  1. an500_design_example

    0下载:
  2. 利用MAX II CPLD 实现 NAND 闪存接口
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:192030
    • 提供者:spark
  1. an500_CN

    0下载:
  2. 利用MAX II CPLD 实现 NAND 闪存接口
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:205271
    • 提供者:spark
  1. FT245BM

    0下载:
  2. 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序,用的是Verilog HDL语言
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:975764
    • 提供者:杨林成
  1. MAXII_application_handbook(chinese)

    0下载:
  2. MAX II CPLD具有灵活的可编程接口,合并了分立的FLASH存储器件,能快速和容易地配置FPGA,DSP,ASIC等。本中文手册将让用户对CPLD有一个宏观的认识。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:990408
    • 提供者:pantree
  1. MAX II的UFM模块使用实例

    0下载:
  2. 所属分类:文档资料

    • 发布日期:2009-06-18
    • 文件大小:233094
    • 提供者:sqazsq
  1. altera_epm1270_MAX.rar

    0下载:
  2. 一个ALTERA公司EPM1270 cpld的实验板原理图,其中有PCI接口电路,PDF格式,A ALTERA Corporation EPM1270 cpld schematic diagram of the experimental board, including PCI interface circuit, PDF format
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:241180
    • 提供者:blur
  1. Max_PlusII_ppt.rar

    0下载:
  2. Max+Plus II 的ppt文档,看后可以很轻易上手Max+Plus II,Help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1701730
    • 提供者:李晓东
  1. MAX_II_using_the_example_of_the_UFM_block

    0下载:
  2. BJ-EPM240V2实验例程以及说明文档实验之十四MAX II的UFM模块使用实例-BJ-EPM240V2 experimental test routines as well as documentation of the MAX II 14 UFM module uses examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:740098
    • 提供者:王建毅
  1. Quartus

    0下载:
  2. Quartus II 是Altara公司继MAX II之后开发的新软件,很适合做FPGA的开发。-Quartus II is Altara after the company following the MAX II development of new software, it is suitable for FPGA development.
  3. 所属分类:File Formats

    • 发布日期:2017-03-24
    • 文件大小:845244
    • 提供者:cathy
  1. MAX_II_examples_of_internal_shocks_clock

    0下载:
  2. BJ-EPM240V2实验例程以及说明文档实验之十三MAX II内部震荡时钟实例-BJ-EPM240V2 experimental test routines as well as documentation of the MAX II 13 examples of internal shocks clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:460464
    • 提供者:王建毅
  1. an428

    0下载:
  2. MAX II CPLD 设计手册 英文版-MAX II CPLD Design Guidelines
  3. 所属分类:Document

    • 发布日期:2017-03-30
    • 文件大小:284227
    • 提供者:shufeng
  1. fir-filter-design-using-fpga-with-MAX-Plus2

    0下载:
  2. 基于FPGA的高阶FIR滤波器设计用max-plus -II软件仿真-fir filter using fpga with max-plusII
  3. 所属分类:VHDL-FPGA-Verilog

  1. an496_design_example

    0下载:
  2. MAX II that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some. ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:234496
    • 提供者:yellowhataq
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com