CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 搜索资源 - piso verilog

搜索资源列表

  1. UART

    0下载：
  2. the uart transmitter and receiver are used to design the data transmission for 8bit sipo and piso in verilog

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：1440
    • 提供者：prabakaran

  1. new-piso

    0下载：
  2. its hdl code and test bench for paralell in serial out design...written in verilog and by haneesh

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-29
    • 文件大小：1796
    • 提供者：haneesh
搜珍网 www.dssz.com