CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - routine vhdl

搜索资源列表

  1. VHDL8

    0下载:
  2. 一个VHDL拨码开关以及数码管显示的例程,让你更好的明白VHDL查表法的方便,从而减少逻辑单元的使用。-A VHDL DIP switches and digital LED display routine, so you better understand the convenience of VHDL look-up table, thereby reducing the use of logic cells.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2099
    • 提供者:wyb
  1. usbFPGAconnect

    2下载:
  2. 该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序,FPGA上的VERILOG通信程序。-The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, incl
  3. 所属分类:USB develop

    • 发布日期:2014-12-05
    • 文件大小:7155120
    • 提供者:梁先国
  1. eeprom

    0下载:
  2. VERILOG实际例程,非常适合初学者学习-VERILOG the actual routine, ideal for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:520715
    • 提供者:王林
  1. cpldpwm

    1下载:
  2. cpld的PWM输出控制,初学cpld良好例程-CPLD output of PWM control, a good beginner routine CPLD
  3. 所属分类:software engineering

    • 发布日期:2017-03-29
    • 文件大小:60711
    • 提供者:做人要厚道
  1. Quartus2_VerilogRoutine

    1下载:
  2. 该文档是基于QUARTUS2_6.0的Verilog试验例程,其中附有工程源码,对于初学者是最好的例程!它是本人花费一年多自学后写的例程,以便初学者入门,里面附有很多图解,很详细!-The document is based on the Verilog test QUARTUS2_6.0 routines, including an engineering source code, for beginners is the best routine! It is, I spent more
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4041741
    • 提供者:王斌
  1. example10

    0下载:
  2. :正弦波发生器例程,包括了直接数字频率合成(DDS)的原理以及如何应用CPLD产生频率可控频率的正弦信号。-: Sine wave generator routine, including a direct digital synthesizer (DDS), as well as the application of the principle of frequency control CPLD generated sinusoidal signal frequency.
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:57371
    • 提供者:周平
  1. SPI_IIC_design_example

    0下载:
  2. ALTERA原厂提供的例程,网上很难找到的,在MAX2系列芯片上实现过,VHDL和VERILOG两种语言编写 IIC读写程序-ALTERA provided the original routine, it is difficult to find online and in the MAX2 series chip-off, VHDL and VERILOG two languages
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:394632
    • 提供者:郑康山
  1. ss

    0下载:
  2. DE2开发板 sopc开发例程 友经科技提供-DE2 development board sopc the development of science and technology provided by the Friends of routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2324985
    • 提供者:xinzhi
  1. vhdl

    0下载:
  2. 很全面的关于VHDL的编程程序库,里面有详细的例程,对一般用户编程,都会有很好的启示。-Very comprehensive programming on the VHDL library, which detailed the routine, the user programming in general, there will be a good inspiration.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:338205
    • 提供者:xiapeng
  1. example1

    0下载:
  2. 本例程属于独立实验,主要是让大家熟悉一下VHDL 语言基本语法,这是比较简单的 程序了。实现一个将时钟信号clk 十分频的功能,可以通过波形仿真来看效果。 波形仿真的过程可以参考视频“波形仿真.exe”文件,有比较详细的操作方法。其实 在例程的项目中已经包含了波形仿真文件,大家可以直接仿真,观察结果。 -This routine is an independent experiment is designed to allow you familiarize yourself
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:23921
    • 提供者:汤化锋
  1. DM2_KX8051_FTEST_RS232_C5T

    0下载:
  2. 这是一个FPGA的简单例程,主要是基于FPGA的232串口通信的例程-This is a simple routine FPGA is mainly based on FPGA-232 serial communication routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:445467
    • 提供者:万海
  1. dsk5509a_v1

    0下载:
  2. Sectrum DSP 公司开发的5509DSP开发板,相对于国内的SEED公司要强的多,里面包括全部的电器原理图,例程说明,测试程序源码。对于设计DSP硬件电路板有很大的帮助!-Sectrum DSP development board developed by 5509DSP, compared to domestic companies stronger multi-SEED, which includes all of the electrical schematics, routine
  3. 所属分类:DSP program

    • 发布日期:2017-05-17
    • 文件大小:4690848
    • 提供者:田野
  1. FSK

    0下载:
  2. FSK编码器的实现例程 VHDL语言编写-FSK encoder to achieve routine VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:268227
    • 提供者:Ivan_s
  1. circle

    0下载:
  2. VHDL routine to draw a circle using the midtpoint algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1849
    • 提供者:jcgcecilia
  1. led

    0下载:
  2. 定时器中断的例程,实现一秒定时,并在led灯上显示- Writes routine which a timer interrupts, realizes one second fixed time, and demonstrated on the led lamp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3259
    • 提供者:蔡林
  1. DE2

    0下载:
  2. terasic LTM+DE2 触摸屏例程-terasic LTM+ DE2 touch screen routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2936228
    • 提供者:张健
  1. 8255

    0下载:
  2. 用VHDL实现8255并口板,是CPLD比较好的例程-8255 parallel port board with VHDL implementation is relatively good routine CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:281059
    • 提供者:范立强
  1. div

    0下载:
  2. 这是一个基于CPLD的VHDL语言的分频例程-This is a CPLD-based crossover routine VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:9212
    • 提供者:李朝
  1. vhdl-Language-routine-highlights

    0下载:
  2. 工程中常用的VHDL控制模块,包括三态门,SDRAM,FIFO,PLL,RAM,FIlter等模块,非常实用的工程代码-Control module of VHDL is commonly used in engineering, including the tri-state gate, SDRAM, FIFO, PLL, RAM, FIlter module, very practical engineering code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:291436
    • 提供者:shujian
  1. xapp502配置例程

    0下载:
  2. FPGA配置例程,VHDL语言,使用CPLD对FPGA进行配置(The FPGA configuration routine, VHDL language, using CPLD on the FPGA configuration)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:18432
    • 提供者:xiaohu111
« 12 »
搜珍网 www.dssz.com