搜索资源列表
c8051fxxxlcd
- c8051f单片机液晶点阵显示 -128*64,控制器KS0108 试验准备:将拨码开关S1和S2置于ON位置. 运行此程序,LCD将交替显示\"换代创新后的51-高速SOC美国CYGNAL 8051F\"\"新华龙电子-单片机推广应用急先锋!\",\"汉字\".-c8051f SCM LCD dot matrix display -128 * 64, Controller KS0108 test preparations : dial-Switch S1 and S2 placed
S3C2440_Test
- Samsung S3C2440A SOC RISC Microprocessor test program that demonstrates how to code most peripherals on the chip.
FDR-COMPRESS
- 一种改进的方案，它针对硬故障集的特点利用指示频率连续长度码(FDR码)进行二次编码压缩。该方法充分利用测试集中无关位较多而测试模式之间变化位较少的特征，应用贪心算法对预先计算的测试集进行了重新排序，尽可能的使相邻的向量间具有最少的不同位，排列成一个最佳的差分向量序列，然后应用FDR码对差分向量序列进行编码,最后对压缩结果重新分块，按照一次压缩的流程进行二次压缩。在解压时，使用片上解压电路解压，能高效地还原出原测试集。最后通过对Soc部分标准电路硬故障集的测试结果显示，本方案具有较好的压缩率。-a
FDR_codes_compression_based_on_compatible
- 一种基于相容压缩和FDR编码压缩的综合压缩方法。该方法首先把原始测试集的测试向量转变成多扫描链的形式，利用测试向量间的相容关系进行第一次压缩——相容压缩，在此基础上对相容压缩过的测试集进行重排，使其仍然保持原始测试集中测试模式的排列特性，并对其进行优化排序，使得相邻模式间具有最少的不同位，最后利用FDR编码方法进行第二次压缩。 目前，减少测试应用时间和测试数据容量是测试领域的努力方向。本文提出的这种方法可以有效的减少存储容量和降低测试时间从而有效的降低了测试成本。与类似的纯编码压缩方法相比，
wifi_8686_driver
- Host Platform: Intel Zylonite-LV (Kernel 2.6.12) with PC running Linux Slackware 10.1 (kernel 2.6.15) installed as NFS (kernel 2.6.12). Tested HW: · SOC/RF chipset: 88W8686 B1 Systems Software Modules: · SDIO8686 Driver o Binary .ko file
Test_DioInterrupts
- 关于JN5139这款SOC芯片的Dio中断测试程序代码。开发环境用的是JENNIC公司的Jennic CodeBlocks软件。-SOC on the JN5139 chip Dio interrupt this test program code. Development environment using a JENNIC company Jennic CodeBlocks software.
BandpassSignalGen
- generation of wideband high dynamic range analog signal for area-efficient MADBIST, especially for the on-chip testing of wireless communication IF digitizing sigma–delta modulator chip. Via increasing the order of the one-bit bandpass sigma–delta m
1
- Recent growth in design complexity and the integration of embedded cores in SOC ICs has led to a trmendous increase in test data volume which in turn leads to a increase in testing time.
IDDQt
- IDDQ扫描SOC可测性设计IDDQ scan SOC design for test-IDDQ scan SOC design for test
SoC_JTAG_debug
- 本文首先介绍了JTAG标准和SoC调试技术，研究了基于JTAG的多核SoC调试结构，优化了一种全兼容多核SoC调试结构，使JTAG控制器的互连能配置成多种模式，以实现单核或多核SoC调试；然后在IEEEl 149．1标准的基础上进行了结构化改进，扩展了指令集与寄存器，实现了基于JTAG标准的SoC调试系统；最后进行了SoC调试系统的功能测试与性能分析，测试结果表明本文实现的SoC调试系统比现有的同类调试工具在功能与性能方面都有明显提高。-This paper describes the JTAG
SOC.Verfication.Methodology
- SOC设计验证书籍，有关于芯片设计中的测试部分的研究-SOC design verification of books, the chip design on the part of the test
SOC
- SOC的可测性设计策略 The SOC design for test strategy-The SOC design for test strategy
cc2530
- ZigBee无线SOC片上系统的CC2530 基础试验手册 -ZigBee wireless system on chip SOC Chengdu wireless dragon communication technology Ltd. CC2530 Manual-based test
JN-AN-1006-PER-Test-3v0
- Jennic 5139/5148 SOC芯片无线测试程序-Jennic 5139/5148 SOC chip developed wireless UART program
test-on-exit
- Atheros AR71XX AR724X AR913X SoC register definitions for Linux.
test-libunwind-debug-frame
- Device Tree Include file for Marvell Armada 370 and Armada XP SoC.
Test the audio on FPGA
- This is the testing project for audio part in FPGA DE1. Based on this project, student or programmer can get a good starting point for development other project
OExp13-SOC
- 使用Verilog编程搭建的测试平台，并连接了VGA等外设，使用MIPS汇编编写逻辑完成的躲避球小游戏(Use Verilog programming to build the test platform, and connect the VGA and other peripherals, using MIPS assembly to write logic to complete the dodge ball game)
Z-turn-examples-master
- # Z-turn-examples The repository with my simple Z-turn examples, to be used as templates for more serious projects. Please note, that the Buildroot configuration in my designs sets the root password to "test". Setting the password is n
电动汽车SOC估计算法
- 在安时计量方法的基础上, 采用基于折算库仑效率的卡尔曼滤波算法估计蓄电池荷电状态(SOC),并 将此方法应用于 HEV6580混合动力电动汽车镍氢电池管理系统。系统实现的功能包括: 数据监测、数据显示、CAN 通信、SOC估计、热管理和安全报警。经电池试验台模拟工况试验验证, 电池管理系统各子系统达到设计要求且工 作稳定。改进 SOC估计方法解决了传统安时计量法不能估计初始 SOC、难于准确测量库仑效率的问题, 为电池管 理系统稳定工作提供保证(Based on the countin