当前位置：
首页 资源下载
搜索资源 - system verilog example
搜索资源列表
-
1下载：
精简的sdram读写控制器例子，适用于数据采集系统，verilog，只支持burst方式的读写-streamlined read and write SDRAM controller example, applied to the data acquisition system, Verilog. only supports burst mode read and write
-
-
0下载：
本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。
-the CD-ROM include "Verilog-HDL Practice and Application System Design," a book the whole Examples of these examples w
-
-
0下载：
：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优
化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。-: A Shanghai taxi meter area for example, the use of Veri
-
-
0下载：
夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all the Example of the source code
-
-
0下载：
夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序16章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 16
-
-
0下载：
夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序18章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 18
-
-
0下载：
夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序15章-XIA Yu-Wen teachers verilog digital system design tutorial books, all of the source code Example Chapter 15
-
-
0下载：
采用FPGA产生数字基带系统传输码型HDB3码，采用《通信原理》例子设计。-Generated by FPGA digital baseband transmission code HDB3 code system, a " communication theory" example design.
-
-
0下载：
Verilog数字系统设计教程（夏宇闻著）
例题源程序-Verilog Digital System Design Tutorial (Xia Yu smell) Example source code
-
-
0下载：
Verilog数字系统设计教程夏宇闻例题源文件-Verilog Digital System Design Education Chengxia Yu Wen example source file
-
-
0下载：
This is a VMM example System Verilog
written for a router DUT-This is a VMM example System Verilog
written for a router DUT
-
-
0下载：
《Verilog HDL数字控制系统设计实例》书中的源代码。-source code of the book "Verilog HDL digital control system design example".
-
-
0下载：
我的观点是Verilog和VHDL对于高手而言各有利弊，Verilog感觉更适合于RTL（寄存器传输级）的描述，而VHDL更适于System级的建模。
但是初学者强烈建议学习Verilog，更容易入手些，但是学习过程中一定要注意下面一点，毕竟国内外大公司现在大都采用Verilog是有其原因的。
l FPGA/CPLD、ASIC的逻辑设计所采用的硬件描述（HDL）语言是同软件语言（如C，C++等）是有本质区别的！虽然Verilog很多语法规则和C语言相似，但是Verilog是硬件描述
-
-
0下载：
Example of how to use Modport in System Verilog.
-
-
0下载：
system verilog example codes
-
-
0下载：
半带滤波器verilog源代码，主要用于采样率变换系统中，采用乘法积累加器，很好的例子，供大家参考-Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference
-
-
0下载：
啊，我前段时间编这个，当时晕的，用verilog做SD卡的例子网上很少，我当时找了好多C语言的，主要是知道发送命令的顺序和控制流程，你可以先做好SPI部分，运用C程序的发送命令顺序，把SD卡初始化，提取SD卡特定寄存器看成不成功，其实只要SPI时序没问题，一般没问题，之后用Winhex看看你的SD卡的FAT系统，网上有学习用的资料，好好算算数，之后应该可以做到直接读写SD卡，但若想随意读写SD卡工作量太大了，我还没这勇气-Ah, I make this a while ago, at that
-
-
0下载：
AHB BUS, Master Slave Arbiter,AHB System是由Master，Slave，Infrastructure 三部分所组成。-example-AHB BUS, Master Slave Arbiter
-
