搜索资源列表
kmsxs
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。
DAQ_Simulator4
- 专家点评:0 F f1 J9 S$ c { b6 M2 w" y a.后面板程序架构清晰,整洁易懂,输入输出模块管理,定义清晰.作者使用工程管理合理构建相关子VI,程序具有一定创意性,看得出来作者具有深厚的LabVIEW高级程序编程水平和经验.这次主要关注的是image图形移动以及连线算法,作者巧妙设计出重构多图移动的算法,创意之处. 缺点IC page,Dqa page之间功能联系需要更紧密些,如增加单个image点,数据实时显示等 * R7 G, `5 H4 A: y W$ v! ^
AT89S51
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-AT89S51 MCU with P0.0/AD0-P0.7/AD7 port access digital tube side of the a-h, 8-bit di
YIM
- 一、实验目的 掌握I/O地址译码电路的工作原理。 二、实验原理和内容 译码输出端Y0～Y7在实验台上“I/O地址当CPU执行I/O指令且地址在280H～2BFH范围内，译码器选中，必有一根译码线输出负脉冲。利用这个负脉冲控制L7闪烁发光（亮、灭、亮、灭、……），时间间隔通过软件延时实现。 三、编程提示 1、实验电路中D触发器CLK端输入脉冲时，上升沿使Q端输出高电平L7发光，CD端加低电平L7灭。-1, experiment aims to master I/O addr
XY
- 设有数组X和Y。X数组中有X1,…,X10；Y数组中有Y1,…,Y10。试编制程序计算Z1=X1+Y1,Z2=X2+Y2,Z3=X3-Y3,Z4=X4-Y4,Z5=X5-Y5,Z6=X6+Y6,Z7=X7-Y7,Z8=X8-Y8,Z9=X9+Y9,Z10=X10+Y10,结果存入Z数组。-Equipped with an array of X and Y. X array are X1, ..., X10 Y array are Y1, ..., Y10. Test preparation p
lCD-51seriesprogram
- 51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-51 SCM P0.0/AD0-P0.7/AD7 port access digital tube a-h end of the 8-bit digital tube S1-S8 t
lamu
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-P0.0/AD0-P0.7/AD7 with AT89S51 microcontroller port connected digital tube a-h-side,
shuzuyunsuan
- 设在内存区域中有数组X和Y。X数组有X1，X2，…，X10；Y数组有Y1，Y2，…，Y10，编程序实现下面的计算： Z1=X1－Y1，Z2=X2＋Y2，Z3=X3－Y3，Z4=X4＋Y4，Z5=X5＋Y5，Z6=X6－Y6，Z7=X7－Y7，Z8=X8＋Y8，Z9=X9－Y9，Z10=X10＋Y10。计算结果Z存放在数组Z中。 为了便于检查结果，设数组X的内容为db 22,11,22,11,11,22,22,11,22,11,0,0,0,0,0,0存放于ds：0的内存中，为了便于计算，把
Pull-screenDigitalDisplayTechnologyProgram
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-P0.0/AD0-P0.7/AD7 with AT89S51 microcontroller port connected digital tube a-h-side,
s
- 飞思卡尔摄像头组基于ATmega16与OV6620的上位机调试程序 采集一帧数据，并利用上位PC处理数据，刚调试完毕。OV6620Y0——Y7接PB口 ，HAEF——INT1，VSYNC——INT0。 -Freescale camera group ATmega16 based PC with the OV6620 s debugger
MedWinV3
- （1）用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。 -hao
4
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-P0.0/AD0-P0.7/AD7 with AT89S51 microcontroller port connected digital tube a-h-side,
lamu
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-P0.0/AD0-P0.7/AD7 with AT89S51 microcontroller port connected to a-h digital side, 8-
curtain-style
- 用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。-AT89S51 microcontroller P0.0/AD0-P0.7/AD7 port with access to a-h digital side, 8-bit
lamushixianshi
- 拉幕式数码显示技术，用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8 通过74LS138 译码器的Y0－Y7 来控制选通每个数码管的位选端-Pull-screen digital display technology, with the AT89S51 microcontroller P0.0/AD0-P0.7/AD7 port connected to a-h digital side, 8-bit digital control of
Exp1-Led
- LED交替点亮例程 上电后Y7，Y8交替闪亮-LED lights alternately routine
first
- 3-8译码器：输入变量为三个A,B,C，输出变量有8个，即Y0~Y7。 G1,G2A,G2B为选通输入，仅当G1=1, G2A=0, G2B=0时，译码器能够正确输出，否则，译码器输出无效，Y0~Y7均为高电平“11111111”。 -The 3-8 decoder: input variables for the three A, B, C, the output variables are eight, i.e. the Y0 ~~ Y7. G1, G2A, G2B strobe
coder3_8
- 3/8译码器 译码输入：A、B、C，输入信号：EN；EN输入信号正常时为高电平，当EN为低电平时，无论A、B、C输入信号为何值，输出Y0…Y7均为高电平“1”。 电路逻辑功能实现后，可将该逻辑功能下载到FPGA中。注意选择：输入信号线4根、输出线8根（接发光二极管指示灯）；测试时根据输入信号的变化观察输出信号的改变。-3/8 decoder decodes input: A, B, and C, the input signal: EN en normal input si
y7
- introduce y7 protocol , and how make it
新建 WinRAR 压缩文件
- e5jn6w47m,e57 ,oiuresgyb6q tbq43a6(6e5m865i 84325jhntuujtuyf,ki)