CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:dengy*****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. MULTIPLICATER_AND_ADDER

    0下载量:
  2. 本程序描述了实现函数y=ax+b(a和b 都为小于1的8bit小数)的硬件电路描述,最后得到的结果只取了整数部分,为8 bit输出,并且对小数部分四舍五入了。-This procedure describes the implementation function y = ax+b (a and b are less than 1 8bit decimal) descr iption of the hardware circuit, the final result just take the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:593
搜珍网 www.dssz.com