CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .89 .90 .91 .92 .93 182594.95 .96 .97 .98 .99 ... 199240 »
  1. mysinlongok

    0下载:
  2. 利用泰勒公式计算32位数的正余弦值,可以达到比较高的精度。 适用于C54X系列DSP器件-Taylor formula using 32-digit positive cosine values can be achieved relatively high accuracy. Apply to C54x family DSP devices
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:1288
    • 提供者:dashu
  1. AD

    0下载:
  2. DSP2407AD转换程序。不包含AD初始化程序。-DSP2407AD the conversion process. Initialization procedure does not include the AD.
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:1288
    • 提供者:马学平
  1. ShowFMQCeshi

    0下载:
  2. 关于画面的制作方面的一些借鉴,可用于设备的使用.由一定的参考价值.-On the screen some of the production of reference, can be used for equipment. From a certain reference value.
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-11
    • 文件大小:1288
    • 提供者:shengwenshui
  1. fir_16.txt

    0下载:
  2. the code performs the fir 16 tap filter operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1288
    • 提供者:yeshoda
  1. SendroiuAdrian_FarcasiAnaMaria_LineFollower_334CA

    0下载:
  2. Line follower robot source code.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:1288
    • 提供者:farcasia
  1. uart_nik

    0下载:
  2. this is simple uart in vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1288
    • 提供者:nik243t
  1. fifo

    0下载:
  2. 利用verilog来实现fifo的读写,并有testbench程序。-fifo verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1288
    • 提供者:meihanfei
  1. dianji

    0下载:
  2. 进步电机的C语言程序设计,实现进步电机的工作,典型程序代码-Progress of the motor C language program design, realization progress of motor, typical program code
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1288
    • 提供者:xiahanbiao
  1. uart_verilog.tar

    0下载:
  2. 在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1288
    • 提供者:libaizhang
  1. dac9747

    1下载:
  2. 主要完成ADI公司的DAC(数字-模拟转换器)AD9747的SPI接口及寄存器配置-Mainly to complete ADI' s DAC (digital- analog converter) SPI interface to configure the AD9747 and the register of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1288
    • 提供者:ywy
  1. lfsrset

    0下载:
  2. Linear Feedback Shift Register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1288
    • 提供者:Yak
  1. Calculator171

    0下载:
  2. 计算器实现简单的加减乘除运算,是应用程序-Calculator simple addition and subtraction, multiplication and division, the application
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2017-04-12
    • 文件大小:1288
    • 提供者:yi5449739
« 1 2 ... .89 .90 .91 .92 .93 182594.95 .96 .97 .98 .99 ... 199240 »
搜珍网 www.dssz.com