CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .49 .50 .51 .52 .53 194254.55 .56 .57 .58 .59 ... 199240 »
  1. spline

    0下载:
  2. by this program, user will calculate the spline graph in degree n
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-10
    • 文件大小:778
    • 提供者:ali
  1. Gray

    1下载:
  2. 进行Gray码的图像变化,思想是进行位操作,首先将原始图先的每一位取出来, 然后将十进制转化位二进制,将其按位取出,进行变换,得到变换后图像的每一位的值,再进行组合即可-Gray code for the image change idea is to place operation, first the original plan to take out each and every first and then bit binary decimal conversion, be remo
  3. 所属分类:Picture Viewer

    • 发布日期:2017-04-04
    • 文件大小:778
    • 提供者:方磊
  1. WatermarkEmbed

    0下载:
  2. 浮水印嵌入函示 使用DCT的方式,配合zig-zag順序來加入浮水印-watermark embedding by DCT with zig-zag traverse
  3. 所属分类:2D Graphic

    • 发布日期:2017-03-29
    • 文件大小:778
    • 提供者:adam yu
  1. main

    0下载:
  2. 主芯片采用AT89C51芯片编写的EEPROM源代码 C程序-Main chip EEPROM AT89C51 chip source code written in C program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:778
    • 提供者:lujuhai
  1. vga

    0下载:
  2. 用VHDL 编写的vga程序 基本功能都能实现 横竖之类的。-Using VHDL vga-program the basic functions can be achieved if they had the like.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:778
    • 提供者:段健楠
  1. JTD

    0下载:
  2. 交通灯的控制-Control of traffic lights!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:778
    • 提供者:毛路星
  1. vhdl1

    0下载:
  2. mesure de la largeur d une impulsion en vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:778
    • 提供者:imed
  1. main

    0下载:
  2. 利用定时器制造精确延时来控制ok6410的工作情况-Timer manufacture of precision delay control ok6410 the work
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:778
    • 提供者:evan
  1. liushuidengchenxi

    0下载:
  2. 这个是单片机实现流水灯的程序,可以自己该P口 -This is the realization of single-chip light water programs, can own the P export
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-03
    • 文件大小:778
    • 提供者:谢宗发
  1. Adder12_4-3

    0下载:
  2. This an 12 bits adder in Verilog. it adds four 3 bit nibbles in parallel.-This is an 12 bits adder in Verilog. it adds four 3 bit nibbles in parallel.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:778
    • 提供者:Feri
  1. normal_estimation

    1下载:
  2. 估计一个点云数据的表面法线,表面法线是几何体表面的重要属性。-A point estimate the surface normal, surface normal geometrical surface cloud data is an important attribute volume.
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-11
    • 文件大小:778
    • 提供者:芦花似雪
  1. Big_Disp_Dlg

    0下载:
  2. 自动机器视觉,通过拼接72张1M图像,拼接成整体大图显示-computer vision
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-12
    • 文件大小:778
    • 提供者:王睿
« 1 2 ... .49 .50 .51 .52 .53 194254.55 .56 .57 .58 .59 ... 199240 »
搜珍网 www.dssz.com