CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .28 .29 .30 .31 .32 199133.34 .35 .36 .37 .38 ... 199239 »
  1. sino_ramp_filter

    0下载:
  2. fan beam reconstruction code
  3. 所属分类:2D Graphic

    • 发布日期:2017-03-31
    • 文件大小:515
    • 提供者:henry
  1. key

    0下载:
  2. 实现4*4 16小键盘的扫描,每按下一个按键,相应的lED灯亮一下-o shit
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:515
    • 提供者:送小样
  1. 20120918-1653

    0下载:
  2. 上位机,一个简单的数据更改程序,用于参数设定等-Epistatic machine, a simple data change program, used for parameter setting, etc
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-03
    • 文件大小:515
    • 提供者:启神001
  1. PSNR

    0下载:
  2. 可以计算图片在处理前后的峰值信噪比峰值信噪比-compute pnsr
  3. 所属分类:Picture Viewer

    • 发布日期:2017-11-16
    • 文件大小:515
    • 提供者:于明鹭
  1. RAM_VHDL

    0下载:
  2. 用VHDL描述了一个32KBit的独立的读写时钟、使能、地址的双口RAM,-VHDL descr iption of a 32KBit with independent read and write clock, enable, address the dual-port RAM,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:515
    • 提供者:dengyaohui
  1. jiaotongdeng

    0下载:
  2. 以C51语言为设计语言编程实现交通灯指示功能。东西向红灯亮20秒,绿灯亮40秒;南北向红灯亮40秒,绿灯亮20秒;红绿灯之间黄灯闪烁5秒-To the C51 programming language design language traffic lights function. Something to the red light 20 seconds, the green light 40 seconds 40 seconds north and south to the red lig
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:515
    • 提供者:JENNY
  1. fenping_VHDL

    0下载:
  2. 这是一个任意分频器 稍微改动里面的数据 就可以进行分频(VHDL编写)-This is a slightly altered any data inside divider can be divided by (VHDL written)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:515
    • 提供者:李智
  1. C-Hipotenus-bulma

    0下载:
  2. find hypotenuse via C
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:515
    • 提供者:AtakaN
  1. psnr-and-nc

    1下载:
  2. 用于计算图像的峰值信噪比PSNR和归一化相关系数NC-Peak signal to noise ratio and normalized correlation
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-10
    • 文件大小:515
    • 提供者:苜苜
  1. add_color4patch

    0下载:
  2. 给图像添加彩色的边缘,批量处理,可以是论文中图像更美观-add color for images which will be put in an article
  3. 所属分类:Picture Viewer

    • 发布日期:2017-04-11
    • 文件大小:515
    • 提供者:denghong
  1. BTO

    0下载:
  2. 这是一个十六进制显示译码器,可在EDA板子上实现,希望对大家有帮助-This is a hexadecimal display decoder may be implemented on EDA board, we hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515
    • 提供者:郎金溪
  1. practica1

    0下载:
  2. tester.vhd library IEEE use IEEE.STD_LOGIC_1164.all use IEEE.STD_LOGIC_ARITH.all use IEEE.STD_LOGIC_UNSIGNED.all LIBRARY lpm USE lpm.lpm_components.ALL entity practica1 is port ( RESET : in std_logic clk :
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515
    • 提供者:pablo
« 1 2 ... .28 .29 .30 .31 .32 199133.34 .35 .36 .37 .38 ... 199239 »
搜珍网 www.dssz.com