CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 32575.76 .77 .78 .79 .80 ... 33646 »
  1. vga1

    1下载:
  2. vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:129258
    • 提供者:萧勇
  1. modulation

    1下载:
  2. 基于FPGA的调制,实现了QPSK调制,所用芯片为Artera的CycloneIIEp2C5T114C8
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:996
    • 提供者:liqijun
  1. wb_vga.tar

    1下载:
  2. vga显示控制器的veriloghdl硬件实现语言的源代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:42395
    • 提供者:maliang
  1. i2c

    1下载:
  2. VHDL接口电路实用源程序,这个是I2C总线通信的。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:372645
    • 提供者:gjd
  1. altera_ram

    1下载:
  2. 本程序对如何使用altera系列芯片片上ram进行实例演示,采用Verilog HDL语言编写,并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序,值得一看。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180374
    • 提供者:panyouyu
  1. OFDMRxSynchronization

    1下载:
  2. 使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:127330
    • 提供者:蔡宗軒
  1. ss_pcm.tar

    1下载:
  2. pcm 接口的源代码,有参考价值~verilog语言编写
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3939
    • 提供者:张丰
  1. oc8051_defines

    1下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4646
    • 提供者:季昀
  1. GRAYcode

    1下载:
  2. 二进制码转换为格雷码,整个工程包括了波形文件,在Quartus上的可以直接进行仿真。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:29592
    • 提供者:桃子
  1. pcm1804_i2s_data_adjust2

    1下载:
  2. 用于pcm1804调整I2S的数据,使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO --中的状态,通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。 -- 为了达到更高的精度要求,可以通过加大采样时钟clk的频率。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2677
    • 提供者:WQL
  1. CIC

    1下载:
  2. 介绍了积分梳状滤波器(CIC)设计,压缩包里面有程序的流程图,采用verilogHDL编写,在modelsim上可以实现仿真结果,非常不错
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:154248
    • 提供者:yaoyongshi
  1. divider

    1下载:
  2. 介绍了除法器的设计,采用verilogHDL语言,利用modelsim仿真验证,压缩包中包含了流程图
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83931
    • 提供者:yaoyongshi
« 1 2 ... .70 .71 .72 .73 .74 32575.76 .77 .78 .79 .80 ... 33646 »
搜珍网 www.dssz.com