CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 30865.66 .67 .68 .69 .70 ... 33646 »
  1. mainctrl

    0下载:
  2. 自己编得地铁售票系统,而且可能有点小bug,输入纸币,输出硬币,基本功能都有了。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1446
    • 提供者:ll
  1. flowadd

    0下载:
  2. 两个浮点数相加的加法器,使用verilog编写
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1446
    • 提供者:蔡大
  1. interleaver-vhdl.rar

    1下载:
  2. VHDL编写的基于FPGA的4-8交织器代码,有需要的下来看看,4-8 prepared VHDL code interleaver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1446
    • 提供者:cab
  1. sva_assetion

    0下载:
  2. 学习SVA的最基本的例子,对于想了解systemverilog assertion的相关人员非常有用!-SVA learn the most basic example, the systemverilog assertion would like to know the person very useful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1446
    • 提供者:李忠孝
  1. cs5550

    1下载:
  2. 基于FPGA高精度数据采集系统,采用cs5550高精度AD芯片,本程序主要实现对cs5550的控制。-FPGA-based high-precision data acquisition system, using high-precision cs5550 chip AD, the procedures for the main control on the cs5550.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-01
    • 文件大小:1446
    • 提供者:小勇
  1. juxing

    0下载:
  2. 利用FPGA编写程序控制液晶显示器显示矩形!-Prepared using FPGA control rectangular LCD display!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1446
    • 提供者:帅哥
  1. miffile

    0下载:
  2. 用matlab产生mif文件。(Altera的EDA软件,如maxplus,quartus等用到的初始化rom,ram等的文件格式)-Mif files generated by matlab. (Altera' s EDA software, such as maxplus, quartus used to initialize and so on rom, ram, such as the file format)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1446
    • 提供者:何亮
  1. gabunganedan

    0下载:
  2. Reading Correct Password and Interfacing with AT89S51/2 from the sentence "Masukkan password" with user password is password123, then enter the correct password with viewing LED, still need development but good try for making RS232 communication from
  3. 所属分类:DSP program

    • 发布日期:2017-03-23
    • 文件大小:1446
    • 提供者:Andrew Raharjo
  1. Behavioral-Modeling

    0下载:
  2. A Code that illustrates 12 bit switch, 2x1 Mux, 2x4 Decoder in behavioral modeling in Verilog HDL using modelsim IDE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1446
    • 提供者:Asad Abbas
  1. STC_51_18B20_CODE

    0下载:
  2. 18B20单线温度检测的应用样例程序 适用于51MCU,初学参考代码。-18B20 temperature detection of single sample application procedures apply 51MCU, beginner reference code.
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:1446
    • 提供者:胜客
  1. EEPROM

    0下载:
  2. 本例利用汇编语言实现了dspic30f4011的EEPROM的擦除、烧写和读取;烧写数据耗时2.2ms -In this case the use of assembly language to achieve a dspic30f4011 of EEPROM erase, programming and reading;Data consuming programming 2.2ms
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1446
    • 提供者:胡天文
  1. esp8266Ledvumetrowifi

    0下载:
  2. primer ejemplo del bumetro adresable pixel
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1446
    • 提供者:juan jose
« 1 2 ... .60 .61 .62 .63 .64 30865.66 .67 .68 .69 .70 ... 33646 »
搜珍网 www.dssz.com