CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 31230.31 .32 .33 .34 .35 ... 33646 »
  1. fec

    0下载:
  2. 蓝牙模块的2/3FEC接口函数,在CCS环境下编译通过。-2/3FEC Bluetooth module interface function, the CCS environment compile.
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1305
    • 提供者:周金喜
  1. Class_definition_file_FIR_Filter

    0下载:
  2. FIR滤波器的C++实现 Below are program source listings for FIR.h and FIR.cpp, the header file and class file for implementing arbitrary causal FIR filters in the Synthesis Tool Kit (STK) framework
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1305
    • 提供者:maxi
  1. MB90092

    0下载:
  2. 用KEIL_C51写的富士通MB90092的驱动程序!-KEIL_C51 write with Fujitsu MB90092 drivers!
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2009-03-05
    • 文件大小:1305
    • 提供者:Simonz
  1. FLASH

    0下载:
  2. 该程序用于对C6416开发板中FLASH的读写是否成功的验证 -The program for the development of the C6416 board FLASH verify the success of reading and writing
  3. 所属分类:DSP program

    • 发布日期:2017-03-29
    • 文件大小:1305
    • 提供者:asd
  1. traffic_Light

    0下载:
  2. 模拟十字路口交通灯的VHDL程序,附有用与配合ModelSim的仿真程序。 内容:交通灯设计 (1)A,B方向各有红,黄,绿灯,初始态全为红灯,之后东西方向通车,绿灯灭后,黄灯闪烁,各路口通车时间为30秒,由两个七段数码管计数,当显示时间小于3秒的时候通车方向黄灯闪烁 (2)系统时钟1KHz,黄灯闪烁时钟要求为2Hz,七段码管的时间显示为1Hz脉冲,即1秒递减一次,在显示时间小于3秒时,通车方向的黄灯以2Hz的频率闪烁,系统中加入外部复位信号。 (3)用ModelSim做仿真
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1305
    • 提供者:陈若耿
  1. leading-zero

    0下载:
  2. 对于32位寄存器前导零个数的计数,一个简单的程序-32 registers a leading zero number of counts, a simple procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1305
    • 提供者:陈茂鑫
  1. 1062

    0下载:
  2. 单片机51 1062液晶显示程序。。。驱动一类-MCU 511 062 LCD program. . . To drive a class
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:1305
    • 提供者:jikcheng
  1. SPI_MASTER

    0下载:
  2. VHDL实现的SPI Master 采用标准状态机,已完成实际验证-VHDL implementation of SPI Master standard state machine has completed the actual verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1305
    • 提供者:zhaojun
  1. AD719x Interfacing

    1下载:
  2. This source code is used for control and data aquisition data from AD7193 on FPGA.
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1305
    • 提供者:tunglinh2611
  1. MainADC

    0下载:
  2. This source is used to control AD719x via SPI communication by FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1305
    • 提供者:tunglinh
  1. led

    0下载:
  2. 基于单片机开发设计单列LED显示模块,以时移控制LED输出内容,通过人眼的视觉暂留效应,在LED转动区域产生一个扇形视觉平面,从而达到在该视觉平面上传达信息的作用,实现广告信息显示。系统可通过232通讯接口更新显示内容。 -Based on MCU development and design single LED display module to the time shift control LED output by the human eye persistence of visio
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1305
    • 提供者:露露
  1. digital_tube

    0下载:
  2. 基于FPGA Xilinx系列,代码调试数码管的应用,采用verilog进行编程实现-Based on the FPGA Xilinx series, the code debugging the application of digital tube, using verilog programming implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1305
    • 提供者:chenkun
« 1 2 ... .25 .26 .27 .28 .29 31230.31 .32 .33 .34 .35 ... 33646 »
搜珍网 www.dssz.com