CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 31435.36 .37 .38 .39 .40 ... 33646 »
  1. myCRC1111111.rar

    0下载:
  2. 所属分类:嵌入式/单片机编程

    • 发布日期:
    • 文件大小:1230
    • 提供者:
  1. freescaleIOIIC.rar

    0下载:
  2. 飞思卡尔单片机用IO口模拟IIC的程序,,Freescale' s single-chip IO port with analog IIC procedures
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-04-05
    • 文件大小:1230
    • 提供者:陶陶
  1. ubuntu-nfs-cfg

    0下载:
  2. UBUNTU 下配置NFS支持uboot通过tftp下载的一个详细的配置过程-UBUNTU configure NFS support uboot through tftp download a detailed configuration process
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:1230
    • 提供者:TK
  1. i2_cmaster

    0下载:
  2. verilog HDL i2c主机代码-verilog HDL i2c host code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:1230
    • 提供者:李爱国
  1. 2052pwm

    0下载:
  2. stc单片机PWM演示程序、根据典型应用转译-stc microcontroller PWM demonstration program, according to the typical application translation
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1230
    • 提供者:覃生
  1. jiaotongdeng

    0下载:
  2. 这是用VHDL语言编译的交通灯程序,十分好用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1229
    • 提供者:史乐
  1. verilog 写的 电话计费器程序

    0下载:
  2. verilog 写的 电话计费器程序 ,verilog to write a telephone billing program
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-26
    • 文件大小:1229
    • 提供者:孔祥
  1. all_cpu_scheduling

    0下载:
  2. the program gives cpu scheduling implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1229
    • 提供者:neeraj
  1. ds1307

    0下载:
  2. ds1307 with ATMEL 8051
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:1229
    • 提供者:harun
  1. qpsk_AWGN

    0下载:
  2. QPSK在AWGN信道下仿真,主要描述的是其在高斯白噪声背景下的误码性能的仿真-APSK simulink in AWGN chanel
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:1229
    • 提供者:marlon
  1. uart-simple-1driver

    0下载:
  2. DSP串口驱动程序,初学者可以作为DSP串口驱动程序的入门代码使用-DSP serial port driver, beginners as DSP serial port driver entry code uses
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:1229
    • 提供者:Mr zhagn
  1. VHDL_4bit_magnde_compar_code_dataflow

    0下载:
  2. this is a source code for a 4 bit magnitude comparator using dataflow technique a 4 bit magnitude comparator logic circuit.-this is a source code for a 4 bit magnitude comparator using dataflow technique a 4 bit magnitude comparator logic circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1229
    • 提供者:KENNETH JAJA
« 1 2 ... .30 .31 .32 .33 .34 31435.36 .37 .38 .39 .40 ... 33646 »
搜珍网 www.dssz.com