资源列表
key
- 键扫描 处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键-Key scanning process using the clock for Verilog 50Hz// low level for the press, high for the disconnect// output state, one for the type, 0 for no key
vote
- 表决器，简单实现了表决功能，无显示功能 -vote
song
- 歌曲是什么名字我忘了，代码仅提供一个用verilog编写音乐的模板，想编写什么音乐就往里边套用格式就行了。 本程序无法用软件实现仿真音乐效果，当然可以仿真波形输出，真实音乐效果需用开发板仿真才行，所以就不附仿真图了 用quartus2软件打开即可。 -What are the names of songs I forgot, the code with verilog only prepared to provide a template for the music, what mu
key
- 基于fpga的4*4键盘扫描verilog程序-du to fpga 4*4 keyscan verilog
lab014
- verilog hdl ed2 时间显示-verilog hdl ed2 time display
adc
- 将转换后AD信号通过SPORT口传输至BF5-After the AD converted signal transmitted through the mouth to the BF533 SPORT
LED-R-G-Biic
- LED R G B三色混合调光PWM控制-LED IIC R G B communication
LCD-clock
- 单片机用液晶显示的一个时钟的C语言源程序-LCD clock with a C-language source code
flash_ctr
- 基于FPGA的verilog语言对flash的读写控制信号的实现-failed to translate
Multiply-accumulate-process-dsp
- TMS320系列中dsp乘法累加程序， 本程序是在DSP平台上完成的小数的乘法与累加运算，本人自行编译亲测-Multiply-accumulate process
extinterrupt
- adi sharc 2148x 外部中断输入驱动程序-adi sharc external interrupt input drive
AD7682驱动程序
- AD7682驱动程序，AD芯片在stm32中的驱动应用