资源列表
keyboard
- 弹片机的行列式（矩阵式）键盘，查询方式的，C语言的，其中SWICTH自己写.
HammingEncoder
- VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用
binarycount
- 异步复位、同步置数的四位二进制计数器的VHDL源文件
div16_8
- 用FPGA实现模糊控制器 部分用VHDL语言编写的源程序
viterbi_for_bch.rar
- Viterbi based trellis decoder for (7,4) - binary BCH code,Viterbi based trellis decoder for (7,4)- binary BCH code
OutputManager
- An output manager for Digital Oscilloscope
xhcd
- 由8031内部定时器1按方式1工作，即作为16位定时器使用，每0.1秒钟T1溢出中断一次。P1口的P1.0～P1.7分别接发光二极管的L1～L8。要求编写程序模拟一循环彩灯。彩灯变化花样可自行设计。例程给出的变化花样为：①L1、L2、…L8依次点亮；②L1、L2、…L8依次熄灭；③L1、L2、…L8全亮、全灭。各时序间隔为0.5秒。让发光二极管按以上规律循环显示下去。-By 8031 according to an internal timer means a work, that is, as
key_xiaodou
- 本例中用状态机实现了消抖电路： 端口描述：clk 输入检测时钟；reset 复位信号；din 原始按键信号输入； dout 去抖动输出信号。-In this case the state machine used to achieve the elimination shake circuit: Ports Descr iption: clk input test clock reset reset signal din original key signal input dout t
generic_ahb_slave
- Generic AHB Slave for all AHB slave transactions
Program3
- 用 vhdl 语言设计 8 位数码扫描显示电路，显示输出数据直接在程序中给出。增加 8 个 4 位锁存器作为输出显示数据缓冲器，由外部输入8个待显示的十六进制数。-Design with vhdl language display 8-bit digital scanning circuit, display output data are given directly in the program. Increased eight 4-bit latch display data buffer
16mult_signed
- 16*16位的有符号乘法器的verilog语言-16 x 16 signed multiplier verilog language
cordic_fpga
- 基于VHDL的FPGA设计，利用CORDIC IP核设计角度的正余弦算法。-Cosine algorithm VHDL based FPGA designs using CORDIC IP core design angles.