文件名称:1
-
所属分类：
- 标签属性：
- 上传时间：2014-02-23
-
文件大小：1.05kb
-
已下载：0次
-
提 供 者：
-
相关连接：无
-
下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
Verilog Code
By sivanantham and sakthivel
Lab assignment-xor gate
Do not forget to thank
By sivanantham and sakthivel
Lab assignment-xor gate
Do not forget to thank
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Parity_reduction.v
xor_gate.v
xnor_gate.v
paritygenerator.v
xor_gate.v
xnor_gate.v
paritygenerator.v