文件名称:VerilogBasicICDesign
-
所属分类：
- 标签属性：
- 上传时间：2017-03-01
-
文件大小：5.92kb
-
已下载：0次
-
提 供 者：
-
相关连接：无
-
下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
Verilog基本电路设计,包括时钟域同步、无缝切换、 异步FIFO、去抖滤波-Verilog basic circuit design, including clock domain synchronization, seamless switching, asynchronous FIFO, debounce filter
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog基本电路设计.txt