- 嵌入式系统开发圣经ppt文件 <p>■ 嵌入式系統軟硬體技術介紹與未來趨勢分析<br /> ■ PDA和Smartphone軟硬體技術介紹<br /> ■ 最新 SoC嵌入式處理器架構<br /> ■ Intel XScale架構與TI OMAP介紹<br /> ■ 嵌入式系統熱門周邊與介面標準<br /> ■ 嵌入式即時作業系統分析與選用技巧<br /> ■ WinCE
- 08rs232 msp430f5438 uart0中断收发送程序
- 嵌入式系统的C程序设计 用C进行嵌入式开发的一个完整的面向中级用户的讨论
- paper RBFNN based technique is tested for faults with wide range of operating conditions and provides accurate results for fault classification and location determination
文件名称:clk
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：170.69kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
现代电子系统课程设计
基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。
（1）基本要求：
a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。
b．A、B两路正弦信号输出，10位输出数据宽度
c．相位差范围为0～359°，步进为1.4°，相位差值可预置。
d．数字显示预置的频率（10进制）、相位差值。
（2）发挥部分
a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。
b．输出幅度峰峰值0.1～3.0V，步距0.1V，显示预置值。
-Modern electronic system design is based on DDS technology courses use VHDL to design and produce a digital shift Signal Generator. (1) the basic requirements: a. Frequency range: 1Hz ~ 4kHz, frequency step for the 1Hz, output frequency can be preset. b. A, B two sinusoidal signal output, 10-bit output data width c. Phase difference range of 0 ~ 359 °, stepping to 1.4 °, the phase difference value can be preset. d. Figures show that the frequency of Preferences (10 M), phase difference value. (2) to play a part of a. Modify the design to increase the rate of control circuit (for example, could use a multiplier to control the output rate). b. Peak-to-peak output rate of 0.1 ~ 3.0V, step 0.1V, show preset value.
基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。
（1）基本要求：
a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。
b．A、B两路正弦信号输出，10位输出数据宽度
c．相位差范围为0～359°，步进为1.4°，相位差值可预置。
d．数字显示预置的频率（10进制）、相位差值。
（2）发挥部分
a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。
b．输出幅度峰峰值0.1～3.0V，步距0.1V，显示预置值。
-Modern electronic system design is based on DDS technology courses use VHDL to design and produce a digital shift Signal Generator. (1) the basic requirements: a. Frequency range: 1Hz ~ 4kHz, frequency step for the 1Hz, output frequency can be preset. b. A, B two sinusoidal signal output, 10-bit output data width c. Phase difference range of 0 ~ 359 °, stepping to 1.4 °, the phase difference value can be preset. d. Figures show that the frequency of Preferences (10 M), phase difference value. (2) to play a part of a. Modify the design to increase the rate of control circuit (for example, could use a multiplier to control the output rate). b. Peak-to-peak output rate of 0.1 ~ 3.0V, step 0.1V, show preset value.
相关搜索： phase difference vhdl
移相
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clk/mimaclock.qpf
clk/mimaclock.qsf
clk/mimaclock.map.eqn
clk/mimaclock.map.rpt
clk/mimaclock.flow.rpt
clk/mimaclock.map.summary
clk/mimaclock.fit.eqn
clk/mimaclock.pin
clk/mimaclock.fit.rpt
clk/mimaclock.fit.summary
clk/mimaclock.sof
clk/mimaclock.pof
clk/mimaclock.asm.rpt
clk/mimaclock.tan.summary
clk/mimaclock.tan.rpt
clk/mimaclock.done
clk/mimaclock.vhd
clk/mimaclock.cdf
clk/db/mimaclock.db_info
clk/db/mimaclock.map.qmsg
clk/db/mimaclock.fit.qmsg
clk/db/mimaclock.(0).cnf.cdb
clk/db/mimaclock.(0).cnf.hdb
clk/db/mimaclock.cbx.xml
clk/db/mimaclock_cmp.qrpt
clk/db/mimaclock.hif
clk/db/mimaclock.rtlv_sg_swap.cdb
clk/db/mimaclock.pre_map.hdb
clk/db/mimaclock.hier_info
clk/db/mimaclock.cmp.cdb
clk/db/mimaclock.pre_map.cdb
clk/db/mimaclock.eco.cdb
clk/db/mimaclock.rtlv.hdb
clk/db/mimaclock.sgdiff.hdb
clk/db/mimaclock.sld_design_entry_dsc.sci
clk/db/mimaclock.psp
clk/db/mimaclock.map.cdb
clk/db/mimaclock.rtlv_sg.cdb
clk/db/mimaclock.asm.qmsg
clk/db/mimaclock.syn_hier_info
clk/db/mimaclock.tan.qmsg
clk/db/mimaclock.sgdiff.cdb
clk/db/mimaclock.map.hdb
clk/db/mimaclock.sld_design_entry.sci
clk/db/mimaclock.signalprobe.cdb
clk/db/mimaclock.cmp.tdb
clk/db/mimaclock.cmp.hdb
clk/db/mimaclock.cmp.rdb
clk/db/mimaclock.cmp0.ddb
clk/db
clk
clk/mimaclock.qsf
clk/mimaclock.map.eqn
clk/mimaclock.map.rpt
clk/mimaclock.flow.rpt
clk/mimaclock.map.summary
clk/mimaclock.fit.eqn
clk/mimaclock.pin
clk/mimaclock.fit.rpt
clk/mimaclock.fit.summary
clk/mimaclock.sof
clk/mimaclock.pof
clk/mimaclock.asm.rpt
clk/mimaclock.tan.summary
clk/mimaclock.tan.rpt
clk/mimaclock.done
clk/mimaclock.vhd
clk/mimaclock.cdf
clk/db/mimaclock.db_info
clk/db/mimaclock.map.qmsg
clk/db/mimaclock.fit.qmsg
clk/db/mimaclock.(0).cnf.cdb
clk/db/mimaclock.(0).cnf.hdb
clk/db/mimaclock.cbx.xml
clk/db/mimaclock_cmp.qrpt
clk/db/mimaclock.hif
clk/db/mimaclock.rtlv_sg_swap.cdb
clk/db/mimaclock.pre_map.hdb
clk/db/mimaclock.hier_info
clk/db/mimaclock.cmp.cdb
clk/db/mimaclock.pre_map.cdb
clk/db/mimaclock.eco.cdb
clk/db/mimaclock.rtlv.hdb
clk/db/mimaclock.sgdiff.hdb
clk/db/mimaclock.sld_design_entry_dsc.sci
clk/db/mimaclock.psp
clk/db/mimaclock.map.cdb
clk/db/mimaclock.rtlv_sg.cdb
clk/db/mimaclock.asm.qmsg
clk/db/mimaclock.syn_hier_info
clk/db/mimaclock.tan.qmsg
clk/db/mimaclock.sgdiff.cdb
clk/db/mimaclock.map.hdb
clk/db/mimaclock.sld_design_entry.sci
clk/db/mimaclock.signalprobe.cdb
clk/db/mimaclock.cmp.tdb
clk/db/mimaclock.cmp.hdb
clk/db/mimaclock.cmp.rdb
clk/db/mimaclock.cmp0.ddb
clk/db
clk
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.