ddr_verilog_xilinx xilinx公司原版的DDR时序控制源码. - 下载

热门搜索： 源码 Android 整站插件识别 p2p OpenCV 网络编程游戏源码算法更多...

登陆 | 会员注册

当前位置：

首页

资源下载

源码下载

嵌入式/单片机编程

VHDL编程

文件名称:ddr_verilog_xilinx

所属分类：

VHDL-FPGA-Verilog
标签属性：

[ASM] [源码]
上传时间：

2012-11-16
文件大小：

665.46kb
已下载：

0次
提供者：

suyu****
相关连接：

无
下载说明：

别用迅雷下载，失败请重下，重下不扣分！

电信下载联通下载

报告错误！

修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.

下载文件列表

ddr_verilog_xilinx/ddr_verilog_xilinx/.recordref
ddr_verilog_xilinx/ddr_verilog_xilinx/AutoConstraint_top.sdc
ddr_verilog_xilinx/ddr_verilog_xilinx/compxlib.cfg
ddr_verilog_xilinx/ddr_verilog_xilinx/ddr_verilog_xilinx.ise
ddr_verilog_xilinx/ddr_verilog_xilinx/ddr_verilog_xilinx.restore
ddr_verilog_xilinx/ddr_verilog_xilinx/define.v
ddr_verilog_xilinx/ddr_verilog_xilinx/doc/ddr_xilinx.pdf
ddr_verilog_xilinx/ddr_verilog_xilinx/glbl.v
ddr_verilog_xilinx/ddr_verilog_xilinx/model.list
ddr_verilog_xilinx/ddr_verilog_xilinx/modelsim.ini
ddr_verilog_xilinx/ddr_verilog_xilinx/mt46v4m16.v
ddr_verilog_xilinx/ddr_verilog_xilinx/readme.txt
ddr_verilog_xilinx/ddr_verilog_xilinx/rpt_top.areasrr
ddr_verilog_xilinx/ddr_verilog_xilinx/rpt_top_areasrr.htm
ddr_verilog_xilinx/ddr_verilog_xilinx/run_options.txt
ddr_verilog_xilinx/ddr_verilog_xilinx/string_decode_fn.v
ddr_verilog_xilinx/ddr_verilog_xilinx/synplicity.ucf
ddr_verilog_xilinx/ddr_verilog_xilinx/syntmp/top.plg
ddr_verilog_xilinx/ddr_verilog_xilinx/syntmp/top_flink.htm
ddr_verilog_xilinx/ddr_verilog_xilinx/syntmp/top_srr.htm
ddr_verilog_xilinx/ddr_verilog_xilinx/syntmp/top_toc.htm
ddr_verilog_xilinx/ddr_verilog_xilinx/tb_top.v
ddr_verilog_xilinx/ddr_verilog_xilinx/test.fdo
ddr_verilog_xilinx/ddr_verilog_xilinx/test.udo
ddr_verilog_xilinx/ddr_verilog_xilinx/test_wave.fdo
ddr_verilog_xilinx/ddr_verilog_xilinx/top.edn
ddr_verilog_xilinx/ddr_verilog_xilinx/top.fse
ddr_verilog_xilinx/ddr_verilog_xilinx/top.htm
ddr_verilog_xilinx/ddr_verilog_xilinx/top.map
ddr_verilog_xilinx/ddr_verilog_xilinx/top.ncf
ddr_verilog_xilinx/ddr_verilog_xilinx/top.prj
ddr_verilog_xilinx/ddr_verilog_xilinx/top.sap
ddr_verilog_xilinx/ddr_verilog_xilinx/top.sdc
ddr_verilog_xilinx/ddr_verilog_xilinx/top.srd
ddr_verilog_xilinx/ddr_verilog_xilinx/top.srm
ddr_verilog_xilinx/ddr_verilog_xilinx/top.srr
ddr_verilog_xilinx/ddr_verilog_xilinx/top.srs
ddr_verilog_xilinx/ddr_verilog_xilinx/top.szr
ddr_verilog_xilinx/ddr_verilog_xilinx/top.tlg
ddr_verilog_xilinx/ddr_verilog_xilinx/top.ucf
ddr_verilog_xilinx/ddr_verilog_xilinx/top_compile.tcl
ddr_verilog_xilinx/ddr_verilog_xilinx/top_func.v
ddr_verilog_xilinx/ddr_verilog_xilinx/top_map.tcl
ddr_verilog_xilinx/ddr_verilog_xilinx/top_summary.html
ddr_verilog_xilinx/ddr_verilog_xilinx/transcript
ddr_verilog_xilinx/ddr_verilog_xilinx/traplog.tlg
ddr_verilog_xilinx/ddr_verilog_xilinx/verif/top.vif
ddr_verilog_xilinx/ddr_verilog_xilinx/vsim.wlf
ddr_verilog_xilinx/ddr_verilog_xilinx/wave.do
ddr_verilog_xilinx/ddr_verilog_xilinx/work/addr_latch/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/addr_latch/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/brst_cntr/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/brst_cntr/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/clk_dlls/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/clk_dlls/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/controller/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/controller/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/cslt_cntr/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/cslt_cntr/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/data_dly/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/data_dly/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/data_path/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/data_path/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_ctlr/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_ctlr/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_dq_io_16/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_dq_io_16/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_iob_ff/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/ddr_iob_ff/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/glbl/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/glbl/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/mt46v4m16/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/mt46v4m16/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/rcd_cntr/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/rcd_cntr/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/test/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/test/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/top/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/top/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/user_int/_primary.dat
ddr_verilog_xilinx/ddr_verilog_xilinx/work/user_int/_primary.vhd
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_info
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_opt/D__Xilinx_10.1_ISE_verilog_mti_se_secureip__info
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_opt/D__Xilinx_10.1_ISE_verilog_mti_se_unimacro_ver__info
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_opt/D__Xilinx_10.1_ISE_verilog_mti_se_unisims_ver_@b@u@f@g_fast.dt2
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_opt/D__Xilinx_10.1_ISE_verilog_mti_se_unisims_ver_@c@l@k@d@l@l_fast.asm
ddr_verilog_xilinx/ddr_verilog_xilinx/work/_opt/D__Xilinx_10.1_ISE_verilog_mti_se_unisims_v

*快速评论：	推荐一般有密码和说明不符不是源码或资料文件不全不能解压纯粹是垃圾
*内　　容：
*验证码：

文件名称:ddr_verilog_xilinx

介绍说明－－下载内容来自于网络，使用问题请自行百度

下载文件列表

相关说明

相关评论

发表评论

下载资源主分类

源码下载

Web源码

开发工具

文档下载

其它资源

资源分类

微处理器(ARM/PowerPC等)

嵌入式Linux

单片机(51,AVR,MSP430等)

VxWorks

uCOS开发

DSP编程

Windows CE

VHDL编程

其他嵌入式/单片机内容

QNX

硬件设计

开源硬件

在结果中搜索

浏览历史记录