搜索资源列表
ena
- matlab在通信原理中的应用，希望大家能用得上
OptAlgorithm
- 实现了TS，SA，GA，ENA，MGLS等一系列现代优化算法，包括benchmark
TBarcode
- 一个c only 的 ena-13 码编码 并在gdi 上通过moveto &lineto 绘制出来显示的 demo.其他类型条码 仅需要 加入相应 编码规则即可 实现更多类型条码， 是了解 条码绘制的 很好 范例。
yibuqinglin
- 含异步清0和同步时钟使能的4位加法计数器 含计数使能,异步复位和计数值并行预置功能4位加法计数器,由实验图1所示,图中间是4位锁存器 rst是异步清信号,高电平有效 clk是锁存信号 D[3..0]是4位数据输入端.当ENA为 1 时,多路选择器将加1器的输出值加载于锁存器的数据端 当ENA为 0 时将\"0000\"加载于锁存器.
ena
- Efficiency Network Analyser by Fabio Manganiello-ena
ena
- this ios the code for ofdma
ena
- matlab对aloha，s-aloha，csma的仿真-matlab pairs of aloha, s-aloha, csma Simulation
enea-ose-rochure
- ENA OSE brochure (multi-processor abstraction)
moto
- 步进电机Verilog语言控制程序，控制信号为dir,pul,ena,-Verilog language stepper motor control program, the control signals dir, pul, ena,
2010-12-20
- 单片机-L298驱动测试代码,硬件连接：in1,in2,enA接单片机P2口。-L298 driveer
EAN_demo.ZIP
- barcode ena type decoder source-barcode ena type decoder source..
adsawfd
- 用Verilog HDL设计3线-8线译码器，ena是译码器的使能控制端，当ena=1时译码器工作，ena=0时译码器被禁止，8个输出均为高电平 用Verilog HDL设计具有三态输出的8D锁存器。-3-to-8 line decoder, ENA is designed using Verilog HDL the decoder enable control terminal, when ena = 1 time decoder, ENA = 0 time decoder is disa
LIBRARY-IEEE
- 加法计数器的设计 任意进制的计数器设计-LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY sun IS PORT(ENA,CLK_IN,CLR:IN STD_LOGIC Y:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) END sun ARCHITECTURE A OF sun IS SIGNAL CLK:STD_LOGIC SIGNAL TEMP:INTEG
Bluetooth-car
- 基于atmega16的蓝牙小车，文件中有电机驱动的原理图和小车的c程序源代码。PA1-PA3分别连接电机驱动的IN1-IN4。PB3与PD7输出PWM波控制转速，分别与电机驱动ENA、ENB连接-Bluetooth-based car atmega16, the file has a motor-driven trolley c schematic and source code. PA1-PA3 are connected to a motor-driven IN1-IN4. PB3 and
agilent_ena_series
- 适用于安捷伦5070 5071 网分仪驱动 labview2016(5070 5071 ENA DRIVER for labview 2016)
Allied_Motion_CAD-ENA-025Qxxxx
- descr iption about various DC motors
ena
- scheduling, employee scheduling
CV.Ben.Trad.Alaafr
- cv ant descr iption analysis