搜索资源列表
USB1_CORE
- USB v1.1 RTL and design specification
ahb_arbiter
- USB v1.1 RTL and design specification
6805
- USB v1.1 RTL and design specification
78F0413demo
- nec 78F0413的例子程序,里面有LCD，RTL和PORT的操作，学NEC的朋友可以使用-nec 78F0413 demo，it has the lcd,rtl and port driver, it will help you who need to learn the nec
mcu_8
- 使用函数实现简单的八位处理器 软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个可以进行两个八位操作数四种操作的简单处理器； 2. 工程在project文件夹中，双击mpc.ise文件打开工程； 3. 源文件在rtl文件夹中，mpc.v为设计文件，mpc_tb.tbw是仿真波形文件； 4. 打开工程后，在工程浏览器中选择mpc_tb.tbw，在Process View中双击“Si
vhdl
- usb rtl code, to fpga or asic
RTL
- 对usb设备控制的ip核进行了重新设计并进一步优化-Usb device on the control of nuclear ip has been redesigned and further optimize
rtl
- ddr controller in verilog-ddr controller in verilog...............
rtl
- SPI verilog RTL code
mem-ctrl-rtl
- 实现对ddr的控制，可以在fpga的仿真环境下跑程序，并有testbench可以参考-implement ddr control
mem-if-rtl
- 实现memory的interface，就是memory的接口实现，可以在fpga上进行综合仿真-Achieve the memory of the interface, is the memory of the interface, you can fpga on the integrated simulation
mc8051_top
- 利用synplify8.1综合的8051IPcore电路图，可用synplify打开查看电路-8051 RTL Schematic
coding-style
- QA培训资料,一、 RTL CODE 规范-QA training materials, a, RTL CODE specification
rtl60
- Runtime RTL 60 for Delphi apps
my_encode
- 利用verilog语言对一个编码器进行RTL的描述，实现编码器的逻辑功能。-RTL descr iption of an encoder verilog language, the encoder logic functions.
venv_make1
- 运行verdi脚本 加载代码和波形,方便使用verdi进行debug-scr ipt verdi load rtl code and fsdb
interleave
- 使用xilinx13.1编译通过的块交织编码，能够生成RTL图和technology schemtic图-Block using the xilinx13.1 compiled through intertwined coding can generate RTL diagram, and technology schemtic of Figure
rtl
- 一段实现串行通讯的代码，可以实现通讯，以验证-Some serial communication code, communication can be achieved, to verify
bnr
- 商业化高端视频画质芯片中的deblocking部分的RTL实现结构，实际工程的图。算法方面基本都是一样的。 同时可以把dnr一起在这里边同时做(deblocking rtl architecture for video processing)
rtlsdr_fm_discrim_demod_matlab
- Matlab 软件无线电 RTL-SDR FM解调。。。。。。。。。。。。(This scr ipt can be used to non-coherently demodulate an FM signal. The DSP operations carried out here are identical to those in the "rtlsdr_rx_fm_mono_bbox.slx" Simulink model)