DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

著名的RF射频芯片nRF2401应用程序，控制器采用ATmega8芯片，开发环境为ICCAVR，采用C语言编写，另外附带了OCM4*8系列液晶程序及PS/2键盘的程序。

著名的RF射频芯片nRF905应用程序，有些类似nRF2401,控制器采用ATmega8芯片，开发环境为ICCAVR，采用C语言编写，另外附带了OCM4*8系列液晶程序及PS/2键盘的程序。