基于FPGA的VGA时序产生/控制器，产生行、场同步时序，并以标准格式输出,并有相应测试代码。开发工具ISE 8.1及以上。-FPGA-based VGA timing generator/controller, resulting in horizontal and vertical sync timing, and a standard format output, and the corresponding test code. Development tool ISE 8.1 and a

1) 将y4m格式的视频文件读入到Matlab中，文件可以从如下网站下载： http://media.xiph.org/video/derf/ 2) 使用examples.m将y4m视频文件中的每一帧图像读取出来 3）把奇数帧的偶数行丢弃，把偶数帧的奇数行丢弃，这样就形成了隔行视频 4）分别采用垂直重复，行平均，垂直内插，场平均，行场平均的方法进行去隔行 5）分析结果 -1) y4m video file format will be read to Matlab, fi

Camera Interface模块是视频输入转换存储模块。该模块一端接通用的video camera设备，另一端接AHB总线。实现了将Camera捕捉到的数据进行转换、并通过DMA存储到memory中。该IP支持ITU-R BT 601/656 8-bit 模式。支持YCbCr, RGB格式输入。可以将camera产生的YCbCr信号转换成24bit RGB 信号，然后下采样生成16bit RGB 5：6：5的LCD能直接读取显示的数据。该设备支持图像的镜像和翻转，以便适应手持式设备在移动环境