搜索资源列表
CAN_Zongxiantongxun_AVR
- MCU：ATMEGA8515 Frequence: 16M 描述：利用已有CAN TEST V1.0电路板进行调试, 可靠性测试已通过，并发现8515外部中断不稳定 的原因是没有在INT0脚加上拉电阻，加上后已能 够稳定地运行 调试过程中发现SJA1000的首地址设置有误，改过 后，当CAN发送数据时，程序能进入中断了，但发现 中断是由出错报警中断引起的，估计与波特率设置 有关。 通过修改CDR的参数，以及更换16M晶振，现在已能 正常地收发送数据了-
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
ADN2812 CDR Read/Write
- use Analog Device Inc. ADN2812 CDR chip,it up to 2.7Gbps. i use 20x4 LCM display input bit rate and show lol and los signal
基于FPGA的软件CDR
- 用FPGA实现CDR，可用于LVDS串化解串，ALTERA原厂工程，实用！
USBMassStorage
- 关于U盘开发中所用到的协议，SCSI命令和BULK-only传输协议的约定-U disk about the development of the protocol used, SCSI command and BULK-only transfer protocol agreement
embeded-Linux-driver-cdrom
- 华清远见刘俊先生 嵌入式linux驱动光盘的源代码 embeded-Linux-driver-cdrom.rar-Mr. Liu Jun Huaqing vision embedded linux driver source code CD-embeded-Linux-driver-cdrom.rar
auk_sdsdi
- 用于FPGA设计的代码（Verilog代码），在FPGA设计中的高速串并转换，时钟提取，对齐处理等功能-for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on
Package
- Package consists of two pdf files: i)cdr project: theory and implementation of vhdl ii)I2C bus controller: xilinx implementation of uC interface on CPLD Package consists of 7 vhdl files: string_detector: detects the continuous string of 11
VHDL
- 带有CDR和曼彻斯特编解码的串行接口，代码编译仿真成功过-Control Link Serial Interface with Manchester and CDR
xufeng_cdr
- 软件CDR 设计，在LATTICE 平台上验证通过，含说明PPT。Lattice soft cdr-Lattice soft cdr
SERDES_Introduction
- SERDES & CDR Fundamental SERDES Measurements How to Evaluate a SERDES Device? High Speed Design Consideration
cdr
- 数据时钟恢复，采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真-Data and clock recovery, sampling 8 times the rate of high frequency clock for clock and data recovery. Have been through the Modelsim simulation