搜索资源列表
test2-3
- 本程序演示一个计数器的工作过程 用定时器定时0.1s,每0.1要计数器加1，并在数码管上显示，高位零不显示-This program demonstrates the working process of a counter from time to time with the timer 0.1s, plus one for every 0.1 to the counter, and digital tube display, high zero does not appear
test2-2
- 本程序用来演示定时器0和定时器1的工作 定时器0定时1s 定时器1定时0.5s 分别按这个两个时为间隔在两个数码管上显示0~F-This procedure is used to demonstrate Timer 0 and Timer 1 Timer 0 Timer 1s the work of a regular 0.5s timer respectively when the two intervals in the two digital tube display 0 ~
test2.7
- 间隔300ms先奇数亮再偶数亮，循环三次；一个灯上下循环三次；两个分别从两边往中间流动三次；再从中间往两边流动三次；8个全部闪烁3次；关闭发光管，程序停止。 -Interval of 300ms the first odd and then even brighter light, circular three times a light cycle up and down three times two separate flow from both sides to the midd
RISC_CPU
- 1. RISC工作每执行一条指令需要八个时钟周期。RISC的复位和启动通过rst控制，rst高电平有效。Rst为低时，第一个fetch到达时CPU开始工作从Rom的000处开始读取指令，前三个周期用于读指令。 在对总线进行读取操作时，第3.5个周期处，存储器或端口地址就输出到地址总线上，第4--6个时钟周期，读信号rd有效，读取数据到总线，逻辑运算。第7个时钟周期，rd无效，第7.5个时钟地址输出PC地址，为下一个指令做好准备 对总线写操作时，在第3.5个时钟周期处，建立写的地址，第
test2
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements: