搜索资源列表
-
4下载：
Viterbi译码器的编解码器的设计
用Verilog实现-Viterbi decoder。Verilog
-
-
0下载：
viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
-
-
0下载：
维特比译码器控制器部分Verilog代码-The controller part of the Viterbi decoder in Verilog code
-
-
1下载：
viterbi译码的verilog实现,提供相应的原程序代码和testbench
-viterbi decoder verilog implementation
-
-
0下载：
Viterbi decoder source code is in verilog with CRCv-Viterbi decoder source code is in verilog with CRCv
-
-
1下载：
卷积码是一种重要的前向纠错信道编码方式，其纠错性能常常优于分组码，且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块，译码器采用全并行结构，译码速度快-Convolutional code is an important forward error correction channel coding method, and
-
