CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 12数码管显示

搜索资源列表

  1. infrared_receive

    0下载:
  2. 接收解码用VHDL语言编写程序,在EDA实验板上实现解码,要求具有以下功能: (a)将一体化红外接收解调器的输出信号解码(12个单击键、6个连续键,单击键编号为7-18,连续键编码为1-6),在EDA实验板上用七段数码管显示出来; (b)当按下遥控器1—6号连续键时,在EDA实验板上用发光二极管点亮作为连续键按下的指示,要求遥控器上连续键接下时指示灯点亮,直到松开按键时才熄灭,用于区别单击键。 (c)EDA实验板上设置四个按键,其功能等同于遥控器上的1—4号按键,当按下此四个按键时七
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:145948
    • 提供者:钟允
  1. watch

    0下载:
  2. 电子时钟 由8个数码管显示12小时制的时间
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1094
    • 提供者:nicdshs
  1. EDA3

    0下载:
  2. 该程序是一个带记数使能,异步复位,带进位输出的增一 二十进制记数器,记数结果由共阴极七段数码管显示-The program is a band count enable, asynchronous reset, into digital output by 12 decimal counter, counting the results from the common cathode seven-segment LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:712
    • 提供者:晶晶
  1. digital_frequence_counter

    0下载:
  2. 设计功能: 1..用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围:1Hz∼ 10KHz,分成两个频段,即1∼ 999Hz,1KHz∼ 10KHz,用三位数码管显示测量频率,用LED显示表示单位,如亮绿灯表示Hz,亮红灯表示KHz。 3.具有自动校验和测量两种功能,即能用标准时钟校验、测量精度。 4.具有超量程报警功能,在超出目前量程档的测量范围时,发出灯光和音响信号。 -Design features: 1. . Compl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:22189
    • 提供者:八毛
  1. 2222

    0下载:
  2. 12时钟数码管显示,芯片74161,151,248-12 clock digital display, chip 74161,151,248
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:54572
    • 提供者:陶宝
  1. EDA4

    0下载:
  2. 数字钟设计:实现动态数码管显示时分秒; 可以预置为12小时计时显示和24小时计时显示;一个调节键,用于调节目标数位数字。对调节的内容敏感,如调节分钟或秒时,保持按下时自动计数,否则以脉冲计数。 -Digital clock design: dynamic digital display, hour can be preset to 12-hour time display and 24-hour time display a regulatory key target for reg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:208649
    • 提供者:周旋
  1. digital-clock

    1下载:
  2. 数字钟是计时仪器,它的功能大家都很熟悉。本实验对设计的电子钟要求为: 1.能够对s(秒)、min(分)和h(小时)进行计时,每日按24h计时制; 2.min和h位能够调整; 3.设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟,二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成,小时计数器较复杂,需要设计一个24(或12)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:11771
    • 提供者:hanbaoshuai
  1. 51_clock_C

    0下载:
  2. 51 单片机 12个led循环移动显示 4位共阳数码管 时钟显示C 程序-51 single cycle of 12 led moving display four common anode LED clock display C program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:32834
    • 提供者:tangxuewen
  1. frequency-meter-of-same-precision

    0下载:
  2. 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心,同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2,keil3和伟福开发环境,其中FPGA计数功能,FPGA与单片机的接口通信,单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量,并利用科学计数法显示。测量相对误差在0.005 以内,每个频段均显示6位有效数字。 本系统的特点在于高精度,显示界面科学友好。硬件部分VHD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:553435
    • 提供者:穆环
  1. Counter-and-digital-tube-display

    0下载:
  2. 本文十、十二、十六,、六十进制计数器各一个,然后通过数据扫描分时模块与译码器模块在五个数码管上显示计数过程,六十进制计数器高、地位在不同数码管上显示。之后对程序进行调试和运行及仿真,仿真结果符合设计要求时使用JTAG下载到可编程器件中实现软、硬件结合。-This article ten, 12, 16, and six decimal counter counting process, six decimal counter, the status of digital tube displa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:261432
    • 提供者:胡伟红
  1. sramright

    0下载:
  2. 控制SRAM的读写; 向SRAM中写入12个数据,这12个数据由助教随机给出; 当按下4×3键盘上的按键时,读出对应的数据,并显示在七段数码管上; SRAM为16位,用16进制表示为4位字符,对应4个七段数码管; -Control SRAM read and write write to the SRAM 12 data, the 12 random data is given by the TA when you press the 4 × 3 keys on the ke
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1605
    • 提供者:李峰
  1. digital-clock-for-vhdl

    0下载:
  2. 6数码管显示时钟,带调时功能,能设置闹钟,闹钟响可人为停止,整点报时,带屏保,12和24小时制手动切换,可人为设置时间为倒计时-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:10498
    • 提供者:廖宁
  1. Digital-clock

    0下载:
  2. 数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能-Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a sc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:501455
    • 提供者:苏婧
  1. clock-verilog

    0下载:
  2. 数字钟,功能:12时/24时切换显示,校时,时间很准(4位数码管显示),内含sof,pof,tcl,四个文件,在开发板C1上已实现-digital clock ,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:18222
    • 提供者:xiadafang
  1. digital-frequency-meter

    0下载:
  2. 1.用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围:1Hz∼ 10KHz,分成两个频段,即1∼ 999Hz,1KHz∼ 10KHz,用三位数码管显示测量频率,用LED显示表示单位,如亮绿灯表示Hz,亮红灯表示KHz。 3.具有自动校验和测量两种功能,即能用标准时钟校验、测量精度。 4.具有超量程报警功能,在超出目前量程档的测量范围时,发出灯光和音响信号。 -1. VHDL design and simulation comple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:45466
    • 提供者:项小娇
搜珍网 www.dssz.com