CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 2.0

搜索资源列表

  1. Cadence_manual_1.2

    0下载:
  2. Cadence_manual_1.2.pdf
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1290967
    • 提供者:huyongming
  1. CH2CH1VHDL 数字电路参考书所有程序2

    0下载:
  2. CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:134171
    • 提供者:胡计划
  1. USB 2.0 IP Core

    1下载:
  2. USB20的IP CORE,可以直接用在SOPC下,自动完成全部的枚举,只需修改枚举参数即可!-USB20 IP CORE, can be directly used in SOPC, automatically complete the enumeration. only a modification of enumerated parameters can be!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:181283
    • 提供者:林风
  1. Example-2-2

    0下载:
  2. 这些是verilog编程实例2,仅供参考-These are two examples of Verilog Programming for reference
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17292
    • 提供者:john
  1. systemc-2.2.0.这个是systemC在VC下编译后的文件

    0下载:
  2. 这个是systemC在VC下编译后的文件,响应的运行时 include systemc-2.2.0\src systemc.h 都文件。并且建立项目时 把SystemC.lib加入项目中即可编译SystemC,This is the systemC after VC complie, you can include the systemc-2.2.0\src systemc.h file and add SystemC.lib to your project .
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-10
    • 文件大小:17629766
    • 提供者:wyb527
  1. SDCard_Controller.rar

    0下载:
  2. SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口,方便与其他IP连接使用。 ,SD Card Controller IP. Compatible with SD Card Agreement 2.0. With the wishbone bus interface to facilitate the use of other IP connections.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:24642
    • 提供者:xiafei
  1. quartusII7.2license(2)

    0下载:
  2. quartus7.2的license破解,里面有详细说明,简单实用-quartus7.2 to break the license, which has detailed descr iption of simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6285
    • 提供者:张建
  1. TLM-2.0.1

    0下载:
  2. SystemC TLM 2.0.1 2009/7/15 最新源码和文档。-The latest SystemC TLM 2.0.1 7/15/2009 source code and documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11531128
    • 提供者:Archie
  1. usb_latest.tar

    0下载:
  2. 用VHDL语言编写的USB 2.0IP核。USB 2.0的传输速率是高速率480 Mb/s,需要再外扩一个PHY。-This is a USB 2.0 compliant core,USB 2.0 allows data transfers of 480 Mb/s. Because of the high interface speed, an external PHY will be required with this core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:196219
    • 提供者:liang
  1. amba_2.0

    0下载:
  2. AMBA—2.0台湾繁体中文般的整体介绍-AMBA2.0 Taiwan Traditional Chinese-like the introductions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:518756
    • 提供者:guoxiaojin
  1. AMBA-Specification-Rev-2.0

    0下载:
  2. AMBA2.0总线协议详细介绍,共230叶英文资料-AMBA2.0 bus protocol details, a total of 230 leaves information in English
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:888058
    • 提供者:guoxiaojin
  1. The-USB-2.0-Physical-Layer_-Standard-and-Implemen

    0下载:
  2. THIS DOCUMENT IS USB 2.0 PHYSICAL LAYER STANDARD AND IMPLEMENTATION BY GERRIT W DEN BESTON ...VERY USEFUL WHILE IAM DOING PHYSICAL LAYER IMPLEMNTATION OF USB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2260931
    • 提供者:venkat
  1. sd-2.0-Specification

    0下载:
  2. Sd Card System 2.0 Specifiction.真实完整版。独此一家。-Sd Card System 2.0 Specifiction. A true and complete version. Alone this one.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1311144
    • 提供者:Lee Josh
  1. AMBA-2.0-SPEC.

    0下载:
  2. 该PPT概括介绍了ARM公司出品的AMBA 2.0 总线规范,其中包括片上总线各信号线的工作规律及工作规范,以及各种传输模式的时序图实例,通过参照该总线规范对AMBA总现进行设计。-The PPT introduces the ARM AMBA 2.0 bus specification produced, including on-chip bus signal lines of the laws and regulations, by reference to the specificati
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2195081
    • 提供者:杨宗凯
  1. USB-2.0-source-code-by-VHDL

    0下载:
  2. 实现USB2.0,采用VHDL编写,源代码已按类分好-USB 2.0 source code by VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:205920
    • 提供者:zzz
  1. USB2.0-IP

    0下载:
  2. USB2.0 IP核源代码,经典好用!写这么多真没意思!-USB 2.0 IP core source code, easy to use classic! Write so really boring!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:229331
    • 提供者:sulianghe
  1. sp605_pcie_13.2

    0下载:
  2. 基于FPGA,pcie开发的源码程序,已经经过测试,上传来给其他爱好者学习交流。- input user_clk, input user_reset, input user_lnk_up, // Tx input [5:0] tx_buf_av, input tx_cfg_req, output tx_cfg_gnt,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:372927
    • 提供者:chen
  1. systemc-2.2.0

    0下载:
  2. System C 2.2.0 developers file
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:12129280
    • 提供者:alexandr210186
  1. DE10-Lite_v.2.0.1_SystemCD

    0下载:
  2. DE10-Lite_v.2.0.1_SystemCD
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:60013568
    • 提供者:MARS90002010
  1. FPGA_USB2.0设计

    0下载:
  2. 把FX2配置成从FIFO的模式, 配置为单片机工作时钟24M,端点2输出,字节1024,端点6输入,字节1024,信号全设置为低电平有效等。我们的模块驱动时钟我们配置成内部输出时钟,也就是让FX2给我们的设计当做时钟源,输出一个最大的配置时钟48M的时钟。(The FX2 is configured from FIFO mode, configured as MCU working clock 24M, endpoint 2 output, byte 1024, endpoint 6 input
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:430080
    • 提供者:硅渣渣
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com