CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 555

搜索资源列表

  1. timers.pspice

    0下载:
  2. PSpice model for 555 timer
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2379
    • 提供者:Fan Rui
  1. elock.555.pdf

    0下载:
  2. 单片机的电子密码锁,主要用的是电子电路的知识,要下的朋友请注意一下。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:91858
    • 提供者:李里
  1. 555

    0下载:
  2. 键盘扫描verilog代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1392
    • 提供者:edison
  1. 555

    0下载:
  2. 四位元乘法器(含TPD) 被乘數:SW(3..0) 乘數: SW(7..4) 積: LEDR(7..0)-Multiplier 4 yuan (including TPD) multiplicand: SW (3 .. 0) multiplier: SW (7 .. 4) plot: LEDR (7 .. 0)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:613742
    • 提供者:吳員外
  1. hongwai

    0下载:
  2. 发射电路是以555为核心组成多谐振荡器,通过改变振荡器的工作频率来调节红外发射器件的工作频率,且可以通过调节电阻来减小红外信号的占空比,从而尽可能地增加红外防护的范围。-Transmitter is composed of 555 core multivibrator, by changing the oscillator frequency to adjust the frequency of infrared emitter, and can adjust the resistance to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:111070
    • 提供者:徐彬
  1. maichongbbbb

    0下载:
  2. 学习利用集成逻辑门、555定时器设计脉冲信号产生电路;掌握影响脉冲波形参数的定时元件参数的计算方法;学习脉冲波形整形和分频方法 -Learning to use the integrated logic gate, 555 timer pulse signal generation circuit design control parameters affect the timing pulse device parameters is calculated study pulse sh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:169756
    • 提供者:徐彬
  1. mmpp33

    0下载:
  2. 本电子钟由AT89C52单片机、555电路、报警电路,流水灯,校正时间电路、显示电路组成。-The electronic bell AT89C52 microcontroller, 555 circuits, alarm circuits, water lamp, the time correction circuit, display circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:198254
    • 提供者:张园
  1. answermachine5

    0下载:
  2. 这次设计的抢答器主要四部分组成,由优先编码器,寄存器和译码器组成的抢答电路,十进制计数器组成的倒计时电路,555定时器组成的秒脉冲发生器,十六进制计数器组成的计数器。-The design of the Responder mainly of four parts, by the priority encoder, register, and the composition of the answer in the decoder circuit, consisting of decimal c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:311335
    • 提供者:小王珊珊
  1. maiobiao

    0下载:
  2. 具有加、减计数以及置数报警功能的计数器,采用三个数码管显示,555产生1秒的脉冲,三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:82578
    • 提供者:龙龙
  1. ICM7242

    0下载:
  2. ICM7242 代替555和分频器电路。8引脚小封装。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:253282
    • 提供者:小贾
  1. running_light_schamatic_

    0下载:
  2. circuit diagramm is lunning light(led) with ic cd 4017 decade counter and -circuit diagramm is lunning light(led) with ic cd 4017 decade counter and 555
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3601
    • 提供者:dinu
  1. High-precision-stopwatch--clock

    0下载:
  2. 555产生正当电路,译码器,进制转换 ,计时范围0S~9MIN59S-555 to produce a proper circuit, decoder, binary conversion, timing range 0S 9MIN59S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:132218
    • 提供者:王波
  1. 6counter

    0下载:
  2. 六进制计数器,输入必需是二进制数.用555定时器来产生1HZ的信号脉冲,作为CP的输入信号-Hex counter, enter the required binary number. 1HZ signal pulse 555 timer to generate the input signal as the CP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:38706
    • 提供者:黄玲
搜珍网 www.dssz.com