CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - CMD

搜索资源列表

  1. modelsim_6.3f_6.4b_6.5_crck.ra

    1下载:
  2. 目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的,应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是,windows当前用户名和主机名是中文,修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE,指向lincense的的路径和文件名。需要在cmd下使用modelsim的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:308642
    • 提供者:yanghong
  1. SYNTHPIC.ZIP

    0下载:
  2. The Synthetic PIC Verion 1.1 This a VHDL synthesizable model of a simple PIC 16C5x microcontroller. It is not, and is not intended as, a high fidelity circuit simulation. This package includes the following files. Note that the licen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:48670
    • 提供者:likui
  1. fpga_DO

    0下载:
  2. 根据ModelSim提供的命令或者Tcl/Tk语言的语法,将仿真Cmd流程的仿真命令依次编写到扩展名为“do”的宏文件中,然后直接执行这个DO文件,就可以完成整个仿真流程-According to the order provides ModelSim or Tcl/Tk language syntax, the simulation process simulation Cmd command followed by the preparation of the extension "
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:12563
    • 提供者:崔慧娟
  1. verilog_testbench_genetator

    0下载:
  2. 这是一个perl程序 只需要在cmd中运行,参数为你的Verilog名字 功能是:半自动生成Verilog的testbench,提高编码效率-#-----READ ME of verilog_tb_generate.pl----------------------| # | #-----copyright(C) Xzmeng 2010---------------
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2223
    • 提供者:zishan
  1. INIT-AND-CMD-FSM.vhd

    0下载:
  2. INItialization and command for double data rate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3295
    • 提供者:shiva
  1. i2cceshi

    0下载:
  2. 瑞泰mini光盘下的omap3530的I2C测试,包含头文件,cmd文件等。测试通过。-Skandia mini CD-ROM under the omap3530 the I2C test, include the header file, cmd files. Test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:86296
    • 提供者:KOK
  1. dl.sh

    0下载:
  2. linux cmd line download scr ipt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:605
    • 提供者:sukan1
  1. Example-b8-3

    0下载:
  2. 学习使用DO文件进行仿真的基本方法,根据ModelSim提供的命令或者Tcl/Tk语言的语法,将仿真Cmd流程的仿真命令依次编写到扩展名为“do”的宏文件中,然后直接执行这个DO文件,就可以完成整个仿真流程-DO learn how to use basic file simulation method, according to the syntax of the command or ModelSim provides Tcl/Tk language will flow simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:12543
    • 提供者:波罗的海
  1. emmc_cmd_interface_module

    1下载:
  2. emmc控制芯片CMD命令线主机接口模块,-emmc control chip CMD command line host interface module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2695
    • 提供者:Elkan
  1. NoSocAdau1761_zyz

    0下载:
  2. 在Zedboard上测试Adau1761录放音 郑郁正 1. 这个项目来自网上:Zedboard_d base_project。 2. 项目不是vivado工程,而是ise工程。 3. 项目的功能是将PC机播放的声音从Zedboard的Line In声音口输入,从耳机口输出。 4. 不支持话筒输入,也就是Micphone不起作用。 5. 不支持LineOut喇叭口输出。 6. 输出音量可以通过sw0、sw1选择,组合支持四级音量。 测试上工程时,要制作
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1205924
    • 提供者:郑郁正
  1. i2c_master_bfm

    0下载:
  2. i2c的master仿真模型,用于给slave发送cmd,data,等待slave反馈-i2c master behavial function model,for send cmd and data to slave, wait ack of slave
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-12
    • 文件大小:705
    • 提供者:ltx
  1. 31条CPUtest

    0下载:
  2. CPU testbar 关于31条CPU的测试数据(CPU test 31 cmd CPU testbench & testdata)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:742400
    • 提供者:YUNA939
搜珍网 www.dssz.com