搜索资源列表
scu_all_fpga
- 大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。-large embedded FPGA procedures, Verilog HDL, DLL and achieve PCM stream diversion.
Verilog-HDL
- 本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。 -the CD-ROM include "Verilog-HDL Practice and Application System Design," a book the whole Examples of these examples w
div
- 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数
Mentorkg_2010
- Modelsim 6.6 破解，Windows & Linux通用-Modelsim 6.6 crack, can be used for Windows/Linux edition.
LIP1201CORE_dll
- Verilog DLL sOURCE CODE
DDR_SDRAM_controller
- DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
The-Duck
- Crack for Quartus II 8.0
SpartanIIE_DLL
- 本文详细介绍了SpartanIIE 内部锁相环（DLL）的使用，方便初学者-This paper describes the SpartanIIE internal phase-locked loop (DLL) for use, easy for beginners
VerilogHdlPracticeAndSystemDesign
- 本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。-The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Ch
wtut_ver
- DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
LIP1215CORE_clkdll
- Clock DLL Block verilog source code
DLL
- 用VHDL编写的一个PLL，通过了测试，没有什么问题。-DLL
LIP1241CORE_hs_dll
- HS DLL Verilog Module
spi42
- 该代码是为了配合VERILOG的测试，用C++模拟SPI4.2接口的时序功能，需要编译成.dll配合verilog仿真工具一起使用。-The code is in line with VERILOG test, using C++ simulation SPI4.2 interface timing functions, needs to be compiled into a. Dll with the verilog simulation tools.
quartus10.0-crack
- quartus10.0破解文件#用于Quartus II 10.0 ： #将sys_cpt.dll覆盖掉安装目录即可。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 10的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 10的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放
dll
- 在传输数字信号的时候，需要时钟定时，本程序可以从数据中恢复出时钟-In the transmission of digital signals, the need for clock timing, the program can recover a clock from the data
dll_1946
- ram implemantation using digital d-ram implemantation using digital dll
USB2I2C
- Visual basic USB I2C demo program using DLL and I2C adapter then PC as I2C master Easy test-Visual basic USB I2C demo program
eetop.cn_quartus_ii_11.0_sp1_patched_sys_cpt_dll.
- dll for quartus ii 11.0 windows
DLL
- 基于DLL的同步位提取器，对于FPGA的初学者有很大的帮助，经测试程序好用-DLL-based synchronization bit extractor for FPGA beginners easy to use a lot of help, by the test program