搜索资源列表
vhdl_dial
- 拨码开关实验 拨码开关8 位0 1 状态在8 位7 段数码管相应位上显示0 或1。-dial-switch dial-switching experiment 8 0 1 state in seven of the eight corresponding digital control-show or a 0.
Dial
- vhdl经典源代码——键盘接口设计，入门者必须掌握-vhdl classical source code -- the keyboard interface design, beginners must master
paobiao
- 一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。-FPGA-based digital stopwatch system design, the smallest unit is a digital dial indicator. Binary using the metric system.
guard_against_theft
- 利用XC9572－PQ44（Xilinx CPLD）制作的一款家用防盗报警器的Verilog源代码及原理图，当房门打开后，15秒内若没有按下Key1,则会自动拨打设定手机号（当然，要另连接一台手机）-Using XC9572-PQ44 (Xilinx CPLD) produced by a home burglar alarm of the Verilog source code and the schematic diagram, when the door opened, within 15
lift
- 电梯控制程序，按钮控制电梯的上下，拨玛开关设置楼层。-Elevator control procedures of the upper and lower elevator button control, set the dial switch floors Ma.
Mars_EP1C3_S_Core_V2.0
- 此包中为Mars_EP1C3_S_Core_V2.0 FPGA学习板中的接口实验代码.共包括10个实验源代码:7段数码管,i2c,KEYSCAN,MCU,PS2,UART,VGA，蜂鸣器，跑马灯和拨码开关. -This learning package for Mars_EP1C3_S_Core_V2.0 FPGA board interface test code. A total of 10 experiments, including source code: 7 segment di
yejingdeng
- 液晶时钟 连线方式：将拨码开关的第6脚拨向"ON"方向，即给lcd供电-Crystal clock attachment: dial 6 feet of code switch to "ON", namely to LCD power supply
VEDA7LED
- 采用QUARTUS II 7.2 (32-BIT)工具实现的两位7段数码管动态扫描显示的VHDL程序。硬件电路采用8位拨位开关控制，高四位控制左数码管，第四位控制右数码管。芯片采用EP1C6T144FPGA器件。-By QUARTUS II 7.2 (32-BIT) tools to achieve the two 7-segment digital tube dynamic scan showed the VHDL program. 8-bit hardware with dial-bit s
dial
- 读入拨码开关8位0 1状态在8位7段数码管相应位上显示0或1。-Reads DIP switch 8 0 1 state in the 8-bit 7-segment display the corresponding bit 0 or 1.
bcd
- 4位二进制数转BCD码，由拨码键盘输入，结果由数码管显示-BCD 4-bit binary code switch from dial code keyboard input, the results from the digital display
coded-lock
- 设计的是一个保险柜的数字锁控制电路。首先最主要的问题是安全，也就是开锁的密码被破译的可能性要尽可能小；其次是操作方便，开锁的程序不过于复杂。此外还有一些特殊要求，例如可预置和更改密码，多次输入错误密码应启动报警系统，使用者在拨错号码时可将原拨号码清除重拨，段码显示等。-Design is a digital safe lock control circuit. First, the main problem is security, that is unlocking the password
phone
- 模仿电话拨号，并且有晶体管显示输入的数字-Imitation of dial-up, and there are number of transistors display input
Dial
- 简单的拨码盘实验设计，从拨码盘读数显示在数码管上，供初学者参考。-Simple dial encoder experimental design, reading from a dial code displayed on the digital disc, the reference for beginners.
Encoder4_2
- Encoder4_2，带优先级的编码器 此实验完成但优先级的4-2编码，以拨动开关SW[3..0]作为输入源（开关上拨时输入为高电平），其中SW[3]的优先级高于SW[2]的优先级，SW[2]的优先级高于SW[1]的优先级，以此类推。编码的结果会以LED灯的形式显示。例如，当SW[2]上拨而SW[3]没有上拨时，LED[1..0]的显示结果将是“10”。-Encoder4_2, with a priority encoder to complete this experiment, but
FPGAxinlingyinfangzhen
- 基于FPGA的信令音产生程序，包括拨号音，忙音，振铃音等-FPGA-based signaling tone generation process, including dial tone, busy tone, ring tones, etc.
dial
- verilog 写的v5板子按键的测试程序 可以直接使用 已测试-this is a code applied for dial in v5
xinhaofashengqi
- 多功能信号发生器使用说明书 1.按键部分的使用 K1表示递增锯齿波、K2表示递减锯齿波、K3表示三角波、K4表示阶梯波、K5表示方波、K6表示正弦波、A表示整数部分幅度调节（步进值1V）、A.表示小数部分幅度调节（步进值0.1V）。最后两个按键留作以后升级使用。 2.拨码开关的使用 本次设计使用的是8位的拨码开关，第8位（FC）代表调频，拨通即可调频，第7位（ZANKONG）代表调整方波的占空比，拨通即可调占空比。开关拨通即相应的CPLD输入口为高电平。-Versa
FPGA-I_LOOP
- 本程序是三角波产生程序，很实用，是进行PWM拨软件实现的关键软件之一-This procedure is a triangular wave generated procedures, it is practical, is one of the key software PWM to dial the software implementation
counter60
- 基于FPGA的模60计数器，实现0-59计数，四个数码管后两个显示十位和个位，拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
sp6ex3
- 蜂鸣器开关实例，拨码开关SW3的ON和OFF状态对应控制蜂鸣器响或不响-Buzzer switch instance, the dial switch ON SW3 and OFF state corresponding control buzzer sound or not