CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - FAST

搜索资源列表

  1. rd1014

    0下载:
  2. SDRAM控制器,对SDRAM进行页写和对SDRAM进行页读的快速读写。是一个很好的SDRAM控制器-SDRAM controller, SDRAM to write for pages and pages of SDRAM for fast reading literacy. It is a very good SDRAM Controller
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10548
    • 提供者:陈长佳
  1. baud

    0下载:
  2. vhdl 很好用于串行通信. 三个模快,发生时钟,发送和 接收过程-VHDL good for serial communication. Three die fast, occurred clock, sending and receiving process
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:125471
    • 提供者:刘三
  1. 16点快速傅立叶变换 16位数据输入输出

    0下载:
  2. 16点快速傅立叶变换 16位数据输入输出-16:00 Fast Fourier Transform 16 input and output data
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:509465
    • 提供者:任金平
  1. 1090

    0下载:
  2. 7段数码显示译码器图形设计.doc!!!需要的快下哦-seven of the digital display decoder graphic design. Doc! ! ! Under the fast Oh! !
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:143590
    • 提供者:骷髅
  1. bahe

    0下载:
  2. 设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:292697
    • 提供者:万金油
  1. fft.c

    0下载:
  2. C语言实现快速傅立叶变换,大家可以参考一下!-C language Fast Fourier Transform, we can take a look!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2189
    • 提供者:郭子荣
  1. 一篇用VHDL实现快速傅立叶变换的论文

    0下载:
  2. 一篇用VHDL实现快速傅立叶变换的论文,包括原理分析和代码实现,印度圣雄甘地大学M.A.学院提供-VHDL with a Fast Fourier Transform papers, including the principle of analysis and implementation of the code, the Mahatma Gandhi Institute of the University of Marat
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:63132
    • 提供者:咱航
  1. 1024_FFT

    1下载:
  2. 1024点FFT快速傅立叶变换,包含说明文档和VHDL源代码,16位输入/输出,带DMA功能,xilinx的ip-1024-point FFT fast Fourier transform, and includes documentation, VHDL source code, 16 input / output, with DMA function, the ip xilinx
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:629675
    • 提供者:刘超
  1. fast-crc.tar

    0下载:
  2. 一个verilog实现的crc校验,用于fpga实现,快速,准确有效
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1440278
    • 提供者:枫叶鹏
  1. sjhsh.rar

    0下载:
  2. 用FPGA计算三角函数,实现三角函数算法,完成快速三角函数运算,FPGA calculated using trigonometric functions, trigonometric function algorithm to achieve complete fast trigonometric computing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:41507
    • 提供者:sunxm
  1. wishbone_VHDL.rar

    0下载:
  2. wishbone总线的VHDL源代码 wishbone适用于与FPGA中IP核的高速通信,其接口简单,速度快 成为ip通信的主流,Wishbone Bus VHDL source code Wishbone applicable to IP core in FPGA high-speed communications, and its easy interface, fast becoming the mainstream of ip communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:464769
    • 提供者:王鹏
  1. FFT_16.rar

    0下载:
  2. FFT快速傅立叶变换-verilog,基于verilog的FFT源码,QuartusII上仿真通过,FFT Fast Fourier Transform-verilog, the FFT-based verilog source, QuartusII through the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:741850
    • 提供者:fisher
  1. signalprocess_fft_VHDL

    0下载:
  2. 一篇用VHDL实现快速傅立叶变换的论文,包括原理分析和代码实现,印度圣雄甘地大学M.A.学院提供,同时包含使用手册,做FFT很好的-VHDL with a fast Fourier transform papers, including the principle of analysis and code, India Mahatma Gandhi Institute of the University of MA, at the same time contains the user manu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:391882
    • 提供者:费尔德
  1. SAR-Signal-Simulation-of-FPGA-based-fast-way

    1下载:
  2. 基于FPGA的SAR回波仿真快速实现方法SAR Signal Simulation of FPGA-based fast way-SAR Signal Simulation of FPGA-based fast way
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:616007
    • 提供者:wany666
  1. DCT-Implementation

    0下载:
  2. The 8x8 discrete cosine transform (DCT) is an efficient, real-valued transform often used in image compression. Special, fast algorithms for the DCT have been developed to accommodate the many arithmetic operations involved in implementing the DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:270902
    • 提供者:zpy
  1. Fast-adder-design-using-verilog

    0下载:
  2. 用Verilog设计各种快速加法器(四位先行进位加法器、选择进位加法器、流水线加法器)-Verilog design all kinds of fast adder (four first adder, select adder pipelined adder)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:941498
    • 提供者:zhxuqin
  1. fast-crc_latest.tar

    0下载:
  2. VERILOG Code for fast crs latest project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4769057
    • 提供者:mahesh
  1. fast-crc.tar

    0下载:
  2. crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture-crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4769050
    • 提供者:fghj
  1. Fast Vector Multiplication

    0下载:
  2. Fast Vector Multiplication in VHDL with carry save adders and final ripple carry adder
  3. 所属分类:VHDL编程

    • 发布日期:2015-10-17
    • 文件大小:653975
    • 提供者:erickpoppe
  1. fast-Cla

    0下载:
  2. fast Carry look ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1252
    • 提供者:amirul
« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com