fir滤波器的设计，此滤波器 Fs为44kHz,Fc为10.4kHz。

VHDL代码的直接型FIR滤波器22阶。Fa=48 kHz, Fc=10kHz 可以在ModelSim下仿真， FPGA实现。 -VHDL code of the direct-type 22-order FIR filter. Fa = 48 kHz, Fc = 10kHz can be under the ModelSim simulation, FPGA realization.

VHDL编写的代码。采用流水线方法实现的FIR滤波器。22阶。Fa=48kHz, Fc=10KHz。可用ModeSim仿真并FPGA实现-Code written in VHDL. Line method using the FIR filter. 22 bands. Fa = 48kHz, Fc = 10KHz. Can be used to achieve ModeSim simulation and FPGA

设计一个16阶的低通FIR滤波器，对模拟信号的采样频率Fs为48KHz，要求信号的截止频率Fc=10.8kHz，输入序列位宽为9位（最高位为符号位）。-The FIR number filter example, designs a 16 ranks of low the FIR filter is a 48 khzs to the sample frequency Fs that imitates signal and request the closing of signal the fre

多功能信号发生器使用说明书 1.按键部分的使用 　　K1表示递增锯齿波、K2表示递减锯齿波、K3表示三角波、K4表示阶梯波、K5表示方波、K6表示正弦波、A表示整数部分幅度调节（步进值1V）、A.表示小数部分幅度调节（步进值0.1V）。最后两个按键留作以后升级使用。 　　 2.拨码开关的使用 本次设计使用的是8位的拨码开关，第8位（FC）代表调频，拨通即可调频，第7位（ZANKONG）代表调整方波的占空比，拨通即可调占空比。开关拨通即相应的CPLD输入口为高电平。-Versa