搜索资源列表
jicun
- 32位32个寄存器组程序设计，用vhdl语言-module registers071221049 ( input [4:0]s1,s2, input [4:0] wd, input [31:0] data, input wre, clk, input he,hc,le,lc, output [31:0] out1, output [31:0] out2 )
Verilog
- 七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iDIG) 4 h1: oSEG = 7 b1111
MessureDistance
- 使用HC-SR04超声波测量距离IP，精确度达1mm，最远4m程序有详细的注释。-Use HC-SR04 ultrasonic distance measuring IP, an accuracy of 1mm, the farthest 4m procedures detailed notes.
HC-SR04
- HC-SR04超声波测距Verilog驱动程序，包含了驱动代码和测试程序，其中驱动程序输出的是回响高电平持续的时间长度，单位us，测量精度高达0.17mm，程序改进过很多次，本次的程序应该没什么问题了。-HC-SR04 Ultrasonic Ranging Verilog drivers, including the driver code and test procedures, which the driver sustained high output is echoed the leng
ALTmax2_HC_SR04
- Measurement HC-SR04 and output to dynamic led display (Altera MAX2)
project_zyg
- 利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)