搜索资源列表
35_486_bus
- 请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the descr iption of the source file type, version of the study can not be compiled and simulation, if
Coding Styles for if Statements and case Statement
- Coding Styles for if Statements and case Statements
PLW
- 电子密码锁的vhdl编程实现，不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
16位16个精简指令RISC单片机IP
- 16位16个精简指令RISC单片机IP,对于想学习学习处理器内核、编写自己的微处理器的朋友有帮助。-16 bit RISC MCU IP with 16 ops,if you want to study how write your own MCU down,you can get help with it.
dsfs
- 扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的-scan signal from C0 to C3 into the signal in order of 100
三种多路选择器的源代码
- 三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句-three methods to prepare multiple choice of VHDL source code were used if else, select, when words
抢答器
- 扳动定义为“开始”（即enable）的开关后，一排指示灯变亮，之后抢答开始，有4个扳动开关代表4个抢答器，数码管将显示出最先被扳动的开关的序号，同时发出声音，表示抢答成功。若未按“开始”前，有任意开关被扳动，则数码管显示被扳动开关的序号，并发出另一种声音，表示有人抢答。-reached for the definition of "start" (enable) the switch, a row of bright lights changed, after Respond
H16550_2[1].0V
- 专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ，包含完整的使用说明手册、testbench、可综合，如果被网站认可，将继续上传其余的几个更好的core。-specialized processor and peripheral interfaces famous ipcore CAST product manufacturers UART H16 550, including full use manual testbench can be integrate
LED七段译码
- 初次上传文件，采用文本格式编辑内容，不知道是否妥当，如有不便之处，敬清各位原谅。-initial upload documents using text format editorial content, I do not know whether they are appropriate, if any inconvenience, King - forgive me.
Visio-绘图21
- 这是asic流程例子.文件内容已经验证过.如有疑问和我联系-This is the process blends example. The contents of the documents has been proven. And I doubt if links
FPGA_Design_Guide_Chapter1_Westor
- 可编程器件，如果有问题的可以和我直接联系-programmable devices, if a problem can be directly linked to and I
automachine
- 自动售货机 l 设计要求： 1．机器有一个投币孔，每次只能投入一枚硬币，但可以连续投入多枚硬币。机器能识别的硬币金额为1元，5角和1角。顾客可选择的饮料价格有1元，1元5角，2元三种。每次只能售出1瓶饮料。 2．购买饮料时先选择饮料价格再投币，当投入的硬币总金额达到或超过饮料价格后，机器发出指示信号并拒收继续投入的硬币。顾客投币后，按动确定键，机器将发出饮料和找零硬币，若所投金额不足，则发出欠资信号指示。在欠资情况下，顾客可以继续投币购买，也可按取消键，机器将退出所投入的全部金额。
BBSdfbdgdr
- 如果遇到MD5加密文件，而又不知道密码的， 请在数据库中换上这组加密的数据吧 16位：7a57a5a743894a0e 32位：21232f297a57a5a743894a0e4a801fc3 那么密码就是admin-if they MD5 encryption, and do not know the password. please database with a group of encrypted data it 16 : 7a57a5a743894a0e 32
jop_core_arom
- 这是最后一个，处理器内部ROM，如有需要，大家就顶-this is the last one, the processors internal ROM, if necessary, on the top you
binary2bcd
- This build is for developing a \"binary-to-BCD\" converter for use in // displaying numerals in base-10 so that people can read and interpret the // numbers more readily than they could if the numbers were displayed in // binary or hexadecimal
Digital-IF-Receiver-Based-on-FPGA
- 基于FPGA的数字中频接收机设计与实现。近年来雷达行业提出了软件雷达的概念，数字技术在雷达中的广泛应用已成为一种必然趋势。现代雷达系统对接收机提出了更高的要求，数字接收机技术已成为实现高精度宽带雷达接收系统的一种有效途径。研究了数字接收机的相关理论和技术，介绍了数字下变频，数控振荡器、级联积分梳状滤波器和抽取。给出了一种基于FPGA的数字中频接收机实现方案，进行了分析和仿真，给出了测试结果-Design and Implementation of Digital IF Receiver Base
Digital-IF-and-FPGA
- 用 FPGA可以使符合标准的系统有别于竞争对手的产品，同时还为应用获得最佳平衡。-Digital IF and FPGA
GPS-IF-SignalAcquisition
- 基于FPGA 的GPS中频信号处理和相关捕获算法研究-FPGA-based GPS IF signal processing and acquisition algorithm
IF-demodulator-on-FPGA
- 数字中频正交解调器及其FPGA实现，介绍了数字数字中频正交解调实现原理和FPGA实现方案-The digital IF quadrature demodulator its FPGA implementation
case-and-if-programing-in-verilog
- Case语句和if语句在电路设计中的注意事项，各种产生锁存器的原因分析，以及原代码-case and if using in verilog