dda 插补法中 由vhdl 语言来实现-dda interpolation achieved by the vhdl language

基于FPGA的16×16点阵显示控制器，使用vhdl开发，希望有用-FPGA-based 16 × 16 dot matrix display controller, using vhdl development, seek to help

利用计数器控制状态变更产生周期性写时序，50MHz的晶振频率，可以产生50MHz的计数器。每个计数周期代表20ns。 每毫秒产生一个写脉冲，意味着20000个时钟为一个大循环，换成二进制，需要15位的计数器，计到19999强制归零。 不可能产生30ms的准确写宽度，最小只能用两个周期产生40ms宽的写脉冲。-The Cong ℃ of the LIU ╃ using Counters ㄦ with Liu chop Yan Gao Huoguo spin Chui Hai the Uu