搜索资源列表
SPI_verilogHDL
- 本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.-primitive code is based on Verilog HDL language, and achieving the SPI interface design, FPGA can be used to achieve agreement SPI interface design. MAXII success
maxII16_cpu
- maxII16_cpu,altera的maxII系列的16位cpu-maxII16_cpu, altera the maxII series of 16 cpu
maxII_verilog_i2c
- verilog语言在maxII系列芯片上实现iic功能
maxII_verilog_ps2
- verilog语言在maxII的cpld芯片上实现ps2功能源代码
S11_USB
- S11_USB ,maxII 的FPGA芯片，USB20收发显示
an499_design_example
- cpld 控制 8-32M sdram 控制器 maxII epm570实现。
an499_CN
- cpld 控制 8-32M sdram 控制器 maxII epm570实现。 pdf 的说明文件
tiny16cpu_maxII
- 这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
MAXII-Evalboard-V1.00-Designpa
- 完整的ALTERA MAXⅡEPM570试验板资料，包括原理图和PCB图，BOM表，可以直接做板。,Complete ALTERA MAX Ⅱ EPM570 test boards, including schematic and PCB diagram, BOM tables, plates can be directly done.
Pld_lab4
- stop watch in vhdl using MAXII development board.
speednew
- ISA板卡，CPLD原理图，altera maxII CPLD芯片。实现运动控制，标准安川伺服器控制接口。-ISA board, CPLD schematic, altera maxII CPLD chip. The realization of motion control, the standard control interface YASKAWA server.
PLD
- vhdl语言实现cpld功能，本程序包括全加器，触发器，交通灯程序，适用maxII软件调试。-include full_adder,plus,traffic
max2_mii5v1
- Maxii EPM570C144CPLD 原理图-Maxii EPM570C144CPLD schematic
LCD-hello
- VHDL syntax hello world for LCD written in VHDL MAXII evaluation board EPM1270F256C5
MAXII_Device_Handbook
- Altera 公司生产的CPLD系列中的低端高性能产品MAXII用户手册,这个也能从Altera官方网站上下载。-Altera' s CPLD series production of low-end high-performance products MAXII user' s manual, this is also downloaded from the Altera website.
MAXII
- MAX II EPM7000 系列 FPGA CPLD 芯片的使用手册，仅供参考，-MAX II EPM7000 Series FPGA CPLD chip user manual for reference purposes only
an490
- Altera官方网站提供的MAXII系列CPLD做电平转换的应用文档，非常实用的。-Official website of the MAXII Altera CPLD family to do the application-level document conversion, very practical.
max2
- maxii里面有MAXII 所有CPLD的引脚封装，功能描述，以及其他的一些功能介绍，是学习CPLD的很不错的资料-MAXII
Internal_UFM_Oscillator
- 本设计允许用户初始化并使用MAXII和MAX V中的内部时钟。-This application describes instantiating the internal oscillator and using it in the MAX® II and MAX V devices.
uartverilog
- 有关于CPLD的例程。芯片为MAXII，在quartusII下开发，是一个串口例程。-On CPLD routine. The chip is MAXII, in quartusII under development, is a serial routines.