搜索资源列表
Ipcoredesign
- 微电子/软硬IP核设计：IP核脚本指南，模型开发指南-Microelectronics/soft and hard IP core design: IP core scr ipting Guide, Model Development Guide
verilogPPT
- 本书为北大微电子系Verilog课件，供初学者参考，内容齐全，网上很难找到的哦！-Book for the Department of Microelectronics, Peking University Verilog courseware for advanced users, the content is complete, the Internet is difficult to find the Oh!
msk
- msk调制verilog HDL 实现，对学习微电子的人很有帮助-msk modulation verilog HDL to achieve, people very helpful in learning Microelectronics
msk
- fsk调制的verilog源代码，对于学习通信和微电子的人应该会有帮助-fsk verilog source code modulation, communications and microelectronics for the study should be helpful people
BeijingUniversityTutorialforVerilog
- Verilog超详细教程，北大微电子系硬件设计入门教程。-Super detailed tutorial Verilog, hardware design, Department of Microelectronics, Peking University Tutorial.
FPGA_kongtiao
- 当今社会是数字化的社会，是数字集成电路广泛应用的社会，数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集电路。但是，随着微电子技术的发展，设计与制造集成电路的任务己不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片-Today' s society is a digital society, it is widely used in digital
ASIC-design
- ASIC设计方面的书籍，微电子专业常用的。-ASIC design books, Microelectronics common.
MULTIPLE_CORE
- 硬件乘法器，其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。[1]乘法器的模型就是基于“移位和相加”的算法。在该算法中，乘法器中每一个比特位都会产生一个局部乘积。第一个局部乘积由乘法器的LSB产生，第二个乘积由乘法器的第二位产生，以此类推。如果相应的乘数比特位是1，那么局部乘积就是被乘数的值，如果相应的乘数比特位是0，那么局部乘积全为0。每次局部乘积都向左移动一位。 -64-bit multiplier design experiment is the first in the HK
From-HDL-to-the-territory
- 《从HDL到版图.pdf》北大微电子系的FPGA开发电子文档，有用!-From HDL to the territory. Pdf "Peking University, Department of Microelectronics FPGA development of electronic documents and useful!
Verilog
- Verilog HDL高级数字设计 上海交大微电子学院 何卫锋 蒋剑飞-Advanced Digital Design Verilog HDL He Weifeng Jiang Jianfei, Shanghai Jiaotong University School of Microelectronics