CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Pet

搜索资源列表

  1. FPGA-clock

    0下载:
  2. 介 绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。-Introduced for PET (positron emission tomography) of the front-end electronics module is designed to provide time for a new benchmark high-frequency clock fan-out circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:49002
    • 提供者:liu
搜珍网 www.dssz.com