CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Scan

搜索资源列表

  1. 数码管扫描显示转换模块

    0下载:
  2. 数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:35326
    • 提供者:jia
  1. key_scan

    0下载:
  2. 程序主要是用硬件描述语言(VHDL)实现: 4*4键盘扫描,简洁明了,通俗易懂,比较适合VHDL初学者-procedure was used in hardware descr iption language (VHDL) to achieve : 4 * 4 keyboard scan, concise, easily understood and more suitable for beginners VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:308451
    • 提供者:刘赛
  1. dsfs

    0下载:
  2. 扫描信号从C3 ~C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3~R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ~R0 的输出信号与C3~C0的-scan signal from C0 to C3 into the signal in order of 100
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:112873
    • 提供者:杨要强
  1. ELEC_LOCK

    0下载:
  2. 4位电子密码锁,带键盘扫描、按键防抖动、LCD驱动编译码-four electronic password lock with a keyboard scan button shake, LCD driver encryption
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2563
    • 提供者:xf
  1. SCAN_COUNT

    0下载:
  2. 用VHDL编写的关于SCAN的一个小程序,希望大家看了后能喜欢,也可以学学哟!-VHDL SCAN prepared on a small procedures in the hope that after reading them you will like and can learn yo!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3925
    • 提供者:lw
  1. VHDL5

    0下载:
  2. 加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路-Adder multiplier circuit divider circuit design keyboard scan circuit design show circuit, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6607
    • 提供者:ngy68
  1. key_prog

    0下载:
  2. 简单易懂的4*4键盘扫描及显示程序。对编写其他形式的键盘扫描程序有一定的指导意义.-easy-to-read 4 * 4 keyboard and display program. To the preparation of other forms of keyboard scan procedures are certain guiding significance.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:144125
    • 提供者:xht
  1. 234352325DECL7S

    0下载:
  2. Quartus环境下的7段译码管的扫描显示电路-Quartus environment of the seven decoding of the scan show circuit
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:111710
    • 提供者:吴语
  1. byvhdstopwatchl

    0下载:
  2. 1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含分频电路设计,动态扫描时钟设计,译码电路设计,存储器设计,存储回放显示设计)-1. High-precision digital stopwatch (0.01 seconds vhdl la
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1995
    • 提供者:方周
  1. keyboard4_4

    0下载:
  2. 该代码是4乘4标准键盘扫描程序的源代码,用VHDL编写的,我在调试的时候忘记设置复位键了,大家也要注意了-The code is 4 x 4 standard keyboard scan a program's source code, prepared by the use of VHDL, I remember when debugging set the reset button, we have to pay attention to the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1266
    • 提供者:yuxyoo
  1. LED_clock_quartus

    0下载:
  2. 用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块-VHDL digital clock, devid200.vhd for frequency module, scan.vhd for LED scanning module, timecount.vhd for counting module
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3123
    • 提供者:王龙
  1. S3Demo

    0下载:
  2. Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple pattern to the VGA port, connects the switches to the LEDs, buttons to each anode of the seven segment decoder. The seven segment decoder has a simpl
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:731568
    • 提供者:Roy Hsu
  1. SCAN-vhdl

    0下载:
  2. maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:882
    • 提供者:丁智罡
  1. keyscanverilog.rar

    0下载:
  2. 键盘扫描代码,4*4,verilog的,谢谢大家支持,Keyboard scan code, 4* 4, verilog, and thank you for support
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:958
    • 提供者:徐胤
  1. 20k400f672.bsd

    0下载:
  2. apex20k boundary scan program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:15636
    • 提供者:henry
  1. 6

    1下载:
  2. 4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口;如果要输出四位十进制数,就需要32的输出端口,这将占用大量的端口资源。采用串行扫描显示,我们只需要8+4共12个端口即可。其原理是:用一个四位的输出端控制,某一时刻只选中其中的一个LED(输出为‘1’表示选中),八位的输出端将该LED所需要显示的值输出;然后四位的输出端值改变,选中下一个LED。这样依次类推。如果选择的频率很快,达到50Hz以上,由于人眼的视觉暂留效应,看起来就像4个LED同时显示。 设计一个程序,输入四个一位十
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3700
    • 提供者:李小勇
  1. 7

    0下载:
  2. 调用总共四个计数器(两个六进制,两个十进制,六进制计数器可由实验五的程序做简单修改而成)串起来构成异步计数器,计数器的值,通过实验九串行扫描输出。用1Hz连续脉冲作为输入,这样就构成一个简单的1h计时器。带一个清零端。 输入:连续脉冲,逻辑开关;输出:七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:6380
    • 提供者:李小勇
  1. 8-bit-digital-scan-display-circuit

    0下载:
  2. 利用FPGA,实现8位数码扫描显示电路。高效,实用。-Using FPGA, to achieve 8-bit digital scan display circuit. Efficient and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:197657
    • 提供者:云龙
  1. scan

    0下载:
  2. 用vhdl语言编的四位的七段显示程序 顶层层文件为scan-four bit sevensegment display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:73255
    • 提供者:卫薇
  1. Boundary-Scan-Architecture

    0下载:
  2. 边界扫描技术相关资料,官方说明,含各个模块的介绍。很有参考价值。-Boundary-Scan Architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:49954
    • 提供者:mojhui
« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com