CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Stereo

搜索资源列表

  1. radio.rar

    0下载:
  2. 本程序演示 :以非利普TEA5767 为核心的,高中频处理,以及立体声解调,高频锁相环为一体的收音程序, 1 支持手动输入频率 频率范围:87。5MHZ - 108。5MHZ 2 自动搜索电台(本程序已经写好,但效果不太理想,有假台) 3 支持电台编号功能(存储电台频率到24C02) 4 支持频率微调 5 支持电台选择 ,This procedure demo: TEA5767 non-Lipkin at the core, high-frequency processin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:669804
    • 提供者:涂龙
  1. DE2_70_D5M_LTM_NIOS_capture.zi

    0下载:
  2. 本文提供一個CMOS Controller,讓Nios II可以藉由CMOS Controller控制CMOS,並能讀出CMOS放在SDRAM中的影像。运行在DE2-70平台上,This article provides a CMOS Controller, so that Nios II can take advantage of CMOS Controller control CMOS, and allowed to deliver on the SDRAM in the CMOS imag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1633142
    • 提供者:彭天
  1. ES8388-DS

    1下载:
  2. 低功耗立体声音频编解码器 带耳机放大器 ES8388是一种高性能,低功耗和低成本的音频编解码器。它由2通道ADC,2通道DAC,麦克风放大器,耳机放大器,数字声音效果,并模拟混合和增益功能。-Low Power Stereo Audio CODEC With Headphone Amplifier ES8388 is a high performance, low power and low cost audio CODEC. It consists of 2-ch ADC,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-15
    • 文件大小:743424
    • 提供者:曾小军
  1. stereo_vision

    0下载:
  2. Stereo-Vision circuit descr iption, Aug 2002, Ahmad Darabiha This design contains four top level circuits: sv_chip0.vhd, sv_chip1.vhd, sv_chip2.vhd and sv_chip3.vhd each of them built by one Virtex2000E fpga chip. This design is hierarchical an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:421272
    • 提供者:junsung
  1. P_157

    0下载:
  2. From Joint stereo to spatial audio coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:375105
    • 提供者:dikdikdik
  1. iis_audio

    0下载:
  2. 24位立体声AD,IIS从模式数字音频数据接收。-24-bit stereo AD, IIS receives digital audio data from the model.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1929
    • 提供者:wen
  1. AIC23forAudio

    1下载:
  2. FPGA控制AIC23实现音频信号处理。AIC23是TI公司的高性能立体声处理芯片。-FPGA realization of the control AIC23 audio signal processing. AIC23 is a stereo TI' s high-performance processing chip.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1456038
    • 提供者:
  1. test_codectst_ver3

    0下载:
  2. 基于Verilog-HDL语言 对于AK4551语音芯片描述,实现串行数据输入和串行输出, 以及测试文件-Descr iption for Stereo Codec AK4551. Implement inputing serial data and outputing serial data. The test module is also included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4710
    • 提供者:水哥
  1. AGC

    0下载:
  2. The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon the input signal level so that the output is at a specified Target Gain. The AGC can be configured to be either a mono or stereo input / output componen
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:351232
    • 提供者:Eagle007
搜珍网 www.dssz.com