CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - aaa

搜索资源列表

  1. aaa

    0下载:
  2. 这是一些小代码的集合 希望能对大家有所帮助
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3872
    • 提供者:舒畅
  1. aaa

    0下载:
  2. 自动售货机vhdl程序,有波形仿真 quartus2-Vending machine vhdl procedures, simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:143420
    • 提供者:Sjn
  1. verilog_testbench_genetator

    0下载:
  2. 这是一个perl程序 只需要在cmd中运行,参数为你的Verilog名字 功能是:半自动生成Verilog的testbench,提高编码效率-#-----READ ME of verilog_tb_generate.pl----------------------| # | #-----copyright(C) Xzmeng 2010---------------
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2223
    • 提供者:zishan
  1. aaa

    0下载:
  2. 四层楼电梯控制,每层楼到达停留5个时钟周期。使用状态机。-four floors s elevator design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:474945
    • 提供者:cmc
  1. aaa

    0下载:
  2. 終極密碼,輸入答案後,開始猜數字,根據所猜數字更改上下限值,解答正確時,出現小星星音樂。+-Ultimate password, enter the answer, start number guessing, based on the number guessing the upper and lower limits of change, to answer correctly, there' s little star.+
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:815660
    • 提供者:楊承翰
  1. aaa

    0下载:
  2. 基于ARM和FPGA的嵌入式运动控制器的研究-Based on the ARM and FPGA embedded motion controller based on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1713263
    • 提供者:lirics
  1. aaa-crall2

    0下载:
  2. UCI7701液晶驱动芯片控制程序,能够使其按照指定波形输出数据进行屏幕刷新,自带验证程序-UCI7701 LCD driver chip control procedures, to make it according to the specified waveform output data to refresh the screen, built-in validation process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:4760122
    • 提供者:xueyuan
  1. aaa

    0下载:
  2. 这是一个基于fpga的,用VHDL语言编写的,关于50M的分频器。-This is an fpga-based, using VHDL language, about 50M divider.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:80576
    • 提供者:何可人
  1. aaa

    0下载:
  2. 24位加法计数器,每一个信号的上升沿将使得计数器加1,实现从0 -1 -2 -3…… -22 - 23的循环计数器。-24 States adding type counter, every rising-edge signal increases the counter, and making sequence 0-1-2-...-22-23 cycled.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:706
    • 提供者:tomassam
搜珍网 www.dssz.com