CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - analyze

搜索资源列表

  1. Design-of-taxi-meter-Based-on-FPGA

    0下载:
  2. 本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。-This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:348151
    • 提供者:陈一
  1. yinpinxinhaofenxiyi

    0下载:
  2. 基于vhdl的音频信号分析仪,获电子设计大赛一等奖-VHDL-based audio signal analyzer, an electronic design competition first prize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5182302
    • 提供者:杨天
  1. asynchronoussignal

    0下载:
  2. 描述跨时钟域分析,分析和解决异步时钟同步设计问题.-Descr iption of cross-clock domain analysis, analyze and solve design problems in asynchronous clock synchronization.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:478138
    • 提供者:张然峰
  1. verilog

    0下载:
  2. 里面包含了大量VHDL的源码程序,赶快下载来分析分析吧 希望对大家有用哈-Which contains a large number of VHDL source program to analyze the analysis quickly download it hope to be useful Kazakhstan...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1085178
    • 提供者:smallwei
  1. TDvedynausermanual

    0下载:
  2. ve-DYNA® 为用户提供了车辆动力学、车辆非线性行为的可配置仿真模型。用户根据自己的工程问题选择合适的车型(轿车,货车,拖车)和适当的版本(低级,标准,高级)就能实现不同的应用。用户基于模型就能开发自己的控制算法或者部件,然后通过离线仿真和硬件在回路仿真来进行检验和验证。只需要进行鼠标键盘的操作,就可以对种种的动力学问题进行分析,比如悬架动力学,车辆动力性或操纵稳定性。这样 就 能够减少昂贵而且费时甚至是危险的实车试验。可以在无人监控的情况下完成整个的测试、优化和系统验证 。本文为v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4251990
    • 提供者:dd
  1. EDA1

    0下载:
  2. 掌握Quartus II 的VHDL 文本设计的全过程; (2)熟练和掌握EDA设计流程;熟悉简单组合电路的设计,掌握系统仿真,学会分析硬件测试结果。 (3)学习PH-1V型实验装置上发光二极管和按键的使用方法。 -Quartus II VHDL text grasp of the whole process of design (2) skilled and master the EDA design flow familiar with the simple combinat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:42486
    • 提供者:维吉尔
  1. MIMASUO

    0下载:
  2. 伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势,并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言,几乎覆盖了以往各种硬件描述语言的功能,整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程,基于Quartus II平台进行编译和仿真来实现的,其采用的模块化、逐步细
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:179213
    • 提供者:RONG
  1. ISE_lab18

    0下载:
  2. ChipScope软件调试数字系统设计 学会使用ChipScope在线逻辑分析仪工具对设计进行分析; 总结ChipScope软件调试与波形仿真的区别。 -ChipScope software debugging digital system design online learn to use ChipScope logic analyzer tool to analyze the design summary ChipScope software debugging and wa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4895090
    • 提供者:zhangsheng
  1. quartus2qq

    0下载:
  2. 这里是对PFGA的软件Quartus2的介绍,并以其他方式来分析。更全面的了解这个软件-Here is PFGA software Quartus2 introduction, and in other ways to analyze. More comprehensive understanding of the software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:708491
    • 提供者:李佳悦
  1. AssignmentP4

    0下载:
  2. Assignment 4: 1. Analyze and simulate the following code lists (code1 and code 2) with the same input signals shown below by presenting POW and OL. If the data type of “a, b, c, d, u, v, w, x, y, z” is declared as std_logic, what will the simulatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:172454
    • 提供者:魏攸
  1. Asynchronous-FIFO-structureadesign

    0下载:
  2. 异步FIFO结构和FPGA设计,首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现-The asynchronous FIFO structure and FPGA design, first introduced the asynchronous FIFO concept, application, and its structure, and then analyze the as
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:130195
    • 提供者:杨光
  1. (255_223)-RS-decoder

    0下载:
  2. 使用VHDL实现(255,233)的RS硬件译码器,详细地介绍了(255,223)RS码硬件译码器的实现流程,并且分析了影响处理速率提高的瓶颈因素,采用RiBM算法实现译码-Use VHDL (255,233) RS hardware decoder, a detailed descr iption of the (255,223) RS code hardware decoder implementation process, and analyze the bottleneck factor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:196424
    • 提供者:vb
  1. static-timing-analyze

    1下载:
  2. 特权同学主讲的FPGA设计的时序约束专题(STA部分)-Speaker privileged classmates timing constraints for FPGA design topics (STA section)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1019468
    • 提供者:张炽
  1. yi

    1下载:
  2. a)以约 100KSPS 的采样率,连续对直流电压进行 AD 转换,将串行结果转换成并行, 显示在数码管上,测量三个以上电压点,分析 ADC 精度。 b)输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号,用 SignalTap II 逻辑分析 仪分析转换结果。 c)实现单次 AD 转换:每按一次键,自动产生CS和一组时钟完成一次转换,将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:335423
    • 提供者:项馨仪
  1. SZ-VHDL

    0下载:
  2. 系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值-System digital logic circuit design methods and introduce examples, analyze good and valuable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3835002
    • 提供者:lh
  1. A201001-2186

    0下载:
  2. 频谱分析仪是信号处理研究领域必不可少的工具。现有的基于快速傅利叶变换的频 谱分析仪能对线性的平稳的信号进行有效分析,但难以分析出非线性非平稳信号的瞬时频率 能量变化情况。针对此问题,本文设计了基于希尔伯特黄变换的频谱分析仪,能够对非平稳 信号进行有效分析。所设计系统以DE2-FPGA开发板为硬件平台,结合了NiosII的软核处 理器加以实现,可对采集的外部信号进行希尔伯特黄变换,得到信号的时间-频率-能量三维 谱,并可在VGA上实时显示出来。系统测试结果表明,所设计频谱分析仪
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:420083
    • 提供者:张春竹
  1. 666基于FPGA的MVB2类设备控制器设计_幸柒荣

    0下载:
  2. 本文首先对多功能车辆总线的基本原理进行了简要的概述,接着对其实时协议进行了分析,然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析;最后对各功能模块进行了编程实现,并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a deta
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:1090560
    • 提供者:梅赛德斯
  1. scripts

    0下载:
  2. 低通滤波器的实现,通过不同的切割方式实现后,生成的vivado文件资源的使用情况不同,对其进行分析(The implementation of the low pass filter, after the implementation of different cutting methods, the use of the generated vivado file resources is different, to analyze it.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:4700160
    • 提供者:wn10233
  1. ijaerv12n19_122

    0下载:
  2. This work presents the principle of the command MPPT. The most used control techniques in the MPPT control are reviewed and studied, such as: observation and disturbance (O & P) and incrementation of conductance (IC). The objective of this st
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:747520
    • 提供者:Zimozine
搜珍网 www.dssz.com