CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - binary

搜索资源列表

  1. count_binary_0

    0下载:
  2. 二进制计数器的硬件代码,可在ISE或quartus下完成调试-Binary counter hardware code, available at ISE or Quartus to complete debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:9481
    • 提供者:
  1. ffcsr

    0下载:
  2. 伪随机序列产生器-filtered 代进位反馈移位寄存器,verilog hdl 原代码。-Pseudo-random sequence generator-filtered on behalf of binary feedback shift register, verilog hdl original code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2054
    • 提供者:李辛
  1. bin2bcd

    0下载:
  2. Binary to BCD converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:520
    • 提供者:Natacho
  1. BIN_BCD

    0下载:
  2. 用硬件描述语音实现二进制数据转换成BCD数据-Using hardware descr iption voice to achieve the binary data into BCD data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:620040
    • 提供者:sleeeeeeep
  1. HEX2BCD

    0下载:
  2. 基于fpga的二进制和BCD骂转换模块vhdl描述,只需修改相关参数即可使用-Fpga-based binary and BCD conversion module called vhdl descr iption, simply modify the relevant parameters to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:756
    • 提供者:郭帅
  1. Binary_to_BCD_Converter

    0下载:
  2. General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:25760
    • 提供者:volkan
  1. binary to gray and gray to binary code converter

    0下载:
  2. this project is based on 4bit binary to gray and gray to binary code converter using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-16
    • 文件大小:60938
    • 提供者:jatab
  1. BCD

    0下载:
  2. 基于VHDL语言,实现二进制转换为BCD码。-Based on the VHDL language, to achieve a binary code is converted to BCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2957
    • 提供者:xiaokun
  1. bram_test

    0下载:
  2. Hex file to Binary file conversion using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1418
    • 提供者:mmurali
  1. bcd2bin_n

    0下载:
  2. This decoder binary to Binary Coded Decimal. Im tested on s3e-This is decoder binary to Binary Coded Decimal. Im tested on s3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:782
    • 提供者:luk
  1. divider

    0下载:
  2. 四位无符号二进制除法器的设计,这是整个的工程文档,应该对大家有用-4 unsigned binary division Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:67616
    • 提供者:郝李鹏
  1. Encoder_Using_Assign_Statement

    0下载:
  2. Encoder Using Assign Statements: Unlike a multiplexer that selects one individual data input line and then sends that data to a single output line or switch, an Encoder takes all the data inputs one at a time and converts them to a single encoded o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:10101
    • 提供者:VLSI
  1. HexToBin

    0下载:
  2. How to transform a binary 4 digit number into a 8 bit number for a seven segment display, characters 0 to 15 i.e. Hexadecimal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:313042
    • 提供者:Basil
  1. binary

    0下载:
  2. binary state machine encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:746
    • 提供者:yuvi
  1. bin2bcd

    0下载:
  2. 用来将二进制的信号转化成BCD码形式的信号,用来在数码管上显示相应的数字。-To the binary signal into BCD code in the form of signals, used in the digital display the corresponding number.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:252502
    • 提供者:da
  1. Binary.code.Gray.code.converter

    0下载:
  2. 二进制码格雷码转换器 进行二进制码格雷码转换,vhdl,QuartusⅡ-Binary code Gray code converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:25494
    • 提供者:duopk
  1. binary-to-decimalno.

    0下载:
  2. Vhdl code for binary to decimal conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:28816
    • 提供者:aryan
  1. 10-binary-counter

    0下载:
  2. 使用verilog实现10进制计数器功能,可以实现Quartus仿真,含任意进制计数器程序-10 binary counter using verilog implementation function, can realize Quartus simulation program with an arbitrary binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:12906
    • 提供者:lizhengye
  1. bin2bcd7seg

    0下载:
  2. 用vhdl语言编译一个码制转换 四位二进制->BCD码,然后将BCD码->七段显示器码。 (1)当输入为0~9的数时,其十位数为0,个位数=输入。 当输入为10~15的数时,其十位数为1,个位数=输入-10。 (2)然后将十位和个位的BCD码转换为七段显示码 -Vhdl language used to compile a binary code system conversion of four-> BCD code, then BCD code->
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:326696
    • 提供者:宋子皓
  1. Four-binary-adder

    0下载:
  2. 程序1:4位二进制加法计数器(EDA实验中用到的)-Four binary adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:527
    • 提供者:denwei0011
« 12 3 4 5 6 7 8 9 10 ... 26 »
搜珍网 www.dssz.com