搜索资源列表
Coding Styles for if Statements and case Statement
- Coding Styles for if Statements and case Statements
NIOS PWM inc
- NIOS环境PWM的USER LOGIC实例5-NIOS environment PWM USER Logic Case 5
用VHDL实现布斯算法
- 这个例子是讲述用VHDL实现布斯算法，应该有点用，是我的研究生师哥给我的。-this case is about the use of VHDL Booth algorithm, should use a bit of my graduate students Shige to me.
VHDLcontrolCurentmotor
- VHDL设计直流电机的典型例子，适合教学或自学案例-VHDL design Motor typical example, for teaching or self-Case
03034
- verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子，希望对你用帮助。-verilog of a state machine and no decisive function could achieve multiple functions assigned to the case, you want to help.
one_in_four
- 用CASE语句来设计的四选一电路,大家可以放心使用的,很简单,也很实用,希望能有所帮助.
三种16位整数运算器的ALU设计方法
- 三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
MICO8_DEMO_03_18_08.ZIP
- Lattice 超精简8位软核CPU--Mico8，开放所有源代码，包括VHDL，编译器，支持GCC编译器。可在Lattice所有FPGA和MachXO 器件上使用。本例包含示例和说明文档。对使用Lattice器件的用户或者学习CPU设计的人员有较高参考价值。,Lattice super-streamlined eight soft-core CPU- Mico8, open up all the source code, including VHDL, the compiler to supp
FSMLibrary
- 有限状态机源码，最近在做一个项目需要用到状态机，自己研究了一下，将原来的状态机封装了，做了一些修改，实现了一个比较好用的状态机。里面包括测试工程，用例-Finite state machine source code, most recently doing a project needs to use state machines, their study a little, the original state machine package, and made some modificat
10fenpingqi
- 1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 -1, respectively, with
cameralink
- 由于目前基于CameraLink接口的各种相机都不能直接显示，因此本文基于Xilinx公司的Spartan 3系列FPGAXC3S1000-6FG456I设计了一套实时显示系统，该系统可以在不通过系统机的情况下，完成对相机CameraLink信号的接收、缓存、读取并显示 系统采用两片SDRAM作为帧缓存，将输入的CameraLink信号转换成帧频为75Hz，分辨率为1 024×768的XGA格式信号，并采用ADV7123JST芯片实现数模转换，将芯片输出的信号送到VGA接口，通过VGA显示器显示
Learning-VHDL-with-example
- 学习VHDL，从入门到精通，包括学习的书籍资料和相关例程分析。-Learning VHDL, from entry to the master, including the study of books, information and case studies.
VHDLVERILOG
- 含近百个源码的VHDL与Verilog相对照的很不错的资料，内容涵盖了从基本说明到高级设计案例，有很强的实用性，值得一看。-Containing hundreds of VHDL and Verilog source contrast is very good information, which covers from basic instructions to advanced design of the case, there are strong practical, worth a v
3_1640
- vhdl course 100 case
VHDLapplication
- vhdl语言编程设计案例 100个-VHDL Programming Language Design Case 100
3_8_decoder
- 利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight
VHDLanli
- vhdl源码案例， vhdl源码案例，-VHDL source case, vhdl source case,
Case-statement-described-4-1-Mux
- 用case 语句描述的4 选1 Mux 源码程序，好用--4 with a case statement described 1 Mux source program, easy to use
case-and-if-programing-in-verilog
- Case语句和if语句在电路设计中的注意事项，各种产生锁存器的原因分析，以及原代码-case and if using in verilog
sinewave-case
- 利用verilog语言以及case语句实现正弦波波形，并利用modelsim完成波形仿真。-Use verilog language and case statement to achieve sinusoidal waveform, and use modelsim complete waveform simulation.